公开(公告)号：KR1020030069407A

公开(公告)日：2003-08-27

申请号：KR1020020009027

申请日：2002-02-20

Applicant: 한국전자통신연구원

Inventor： 송영주 ,  임정욱 ,  심규환 ,  강진영

IPC: H01L29/737

Abstract: PURPOSE: A method for fabricating a complementary metal oxide semiconductor(CMOS) transistor of a semiconductor device having a heterojunction structure is provided to use a conventional setup for fabricating a CMOS transistor by forming PMOS and NMOS transistors with a heterojunction structure composed of SiGe and Si on the same substrate. CONSTITUTION: The first SiGe layer(22) is formed on a silicon substrate(21). A p-well(23a), an n-well(23b) and an isolation layer(24) are formed in the first SiGe layer. The second SiGe layer(26) is formed on the n-well. A silicon layer(27) is formed on the second SiGe layer and the p-well. A predetermined thickness of the upper portion of the silicon layer is oxidized to form a gate oxide layer through a thermal oxidation process. A gate electrode(29), a gate spacer(31), a source/drain(30) and a silicide layer(32) are formed on the n-well and the p-well.

Abstract translation: 目的：提供一种用于制造具有异质结结构的半导体器件的互补金属氧化物半导体（CMOS）晶体管的方法，以通过形成具有由SiGe和Si构成的异质结结构的PMOS和NMOS晶体管来使用用于制造CMOS晶体管的常规设置 在同一基板上。 构成：第一SiGe层（22）形成在硅衬底（21）上。 在第一SiGe层中形成p阱（23a），n-阱（23b）和隔离层（24）。 第二SiGe层（26）形成在n阱上。 在第二SiGe层和p阱上形成硅层（27）。 硅层的上部的预定厚度被氧化，以通过热氧化工艺形成栅氧化层。 在n阱和p阱上形成栅电极（29），栅极间隔物（31），源极/漏极（30）和硅化物层（32）。