公开(公告)号：WO2007017359A1

公开(公告)日：2007-02-15

申请号：PCT/EP2006/064490

申请日：2006-07-21

Applicant: ROBERT BOSCH GMBH ,  WEIBERLE, Reinhard ,  MUELLER, Bernd ,  BOEHL, Eberhard ,  COLLANI, Yorck ,  GMEHLICH, Rainer

Inventor： WEIBERLE, Reinhard ,  MUELLER, Bernd ,  BOEHL, Eberhard ,  COLLANI, Yorck ,  GMEHLICH, Rainer

IPC: G06F11/18

CPC classification number: G06F11/006 ,  G06F11/1629 ,  G06F2201/845

Abstract: Vorrichtung und Verfahren zur Steuerung eines Rechnersystems mit wenigstens zwei gleichen oder gleichartigen Funktionseinheiten, wobei abhängig von vorgebbaren Bedingungen eine Aktivierung und/oder Deaktivierung von Funktionseinheiten vorgenommen wird.

Abstract translation: 装置和用于控制具有至少两个相同的或类似的功能单元，其中预定条件和/或失活激活是由从属功能单元执行的计算机系统的方法。

公开(公告)号：WO2006045782A3

公开(公告)日：2007-01-04

申请号：PCT/EP2005055509

申请日：2005-10-25

Applicant: BOSCH GMBH ROBERT ,  WEIBERLE REINHARD ,  MUELLER BERND ,  ANGERBAUER RALF ,  COLLANI YORCK ,  GMEHLICH RAINER ,  BOEHL EBERHARD ,  KOTTKE THOMAS ,  PFEIFFER WOLFGANG ,  HARTWICH FLORIAN ,  HARTER WERNER ,  GRAEBITZ KARSTEN

Inventor： WEIBERLE REINHARD ,  MUELLER BERND ,  ANGERBAUER RALF ,  COLLANI YORCK ,  GMEHLICH RAINER ,  BOEHL EBERHARD ,  KOTTKE THOMAS ,  PFEIFFER WOLFGANG ,  HARTWICH FLORIAN ,  HARTER WERNER ,  GRAEBITZ KARSTEN

IPC: G06F9/38

CPC classification number: G06F11/1641 ,  G06F9/30181 ,  G06F9/30189 ,  G06F9/3851 ,  G06F2201/845

Abstract: The invention relates to a method for switching in a computer system comprising at least two execution units (110a, 110b). It is possible to switch between at least two operating modes, a first operating mode corresponding to a comparison mode and a second operating mode corresponding to a performance mode. The invention is characterised in that the switching is triggered by at least one signal (160) generated outside the computer system.

Abstract translation: 至少两个工作模式之间切换的在具有至少两个执行单元（110A，110B）的计算机系统中进行切换的方法，和第一操作模式到一个比较模式和第二操作模式到高性能模式对应，其特征在于（160）触发的至少一个信号的开关 在计算机系统的外部产生。

公开(公告)号：WO2006045806A3

公开(公告)日：2006-08-03

申请号：PCT/EP2005055548

申请日：2005-10-25

Applicant: BOSCH GMBH ROBERT ,  WEIBERLE REINHARD ,  MUELLER BERND ,  COLLANI YORCK ,  GMEHLICH RAINER

Inventor： WEIBERLE REINHARD ,  MUELLER BERND ,  COLLANI YORCK ,  GMEHLICH RAINER

IPC: G06F11/16

CPC classification number: G06F11/004 ,  G06F1/3203 ,  G06F1/324 ,  G06F9/30181 ,  G06F9/30189 ,  G06F9/3851 ,  G06F11/1641 ,  G06F2201/845 ,  Y02D10/126

Abstract: The invention relates to a method and device for controlling a computer system, comprising: at least two execution units, particularly a multiprocessor system, and; changeover means which enable switching between at least two different operating modes of the computer system. A changeover of the clock frequency of the computer system can also be carried out by switching between the operating modes.

Abstract translation: 一种用于控制具有至少两个执行单元的计算机系统的方法和设备，特别是多处理器系统可以是由其中的计算机系统的操作的至少两个模式之间的不同之处与切换装置，从而使计算机系统的时钟频率的切换与操作模式之间的切换进行切换的装置。

公开(公告)号：WO2006015955A3

公开(公告)日：2006-06-08

申请号：PCT/EP2005053730

申请日：2005-08-01

Applicant: BOSCH GMBH ROBERT ,  KOTTKE THOMAS ,  STEININGER ANDREAS ,  EL SALLOUM CHRISTIAN

Inventor： KOTTKE THOMAS ,  STEININGER ANDREAS ,  EL SALLOUM CHRISTIAN

IPC: G06F11/07

CPC classification number: G06F11/1679 ,  G06F11/0739 ,  G06F11/0772 ,  G06F11/0793 ,  G06F11/0796 ,  G06F2201/845

Abstract: The invention relates to a method for registering errors and to a register which is associated with a dual calculating system. Information in the form of bits is stored in the register and the dual calculating system contains an error recognising mechanism, whereby the bits in the register represent at least one error signal of the error recognition mechanism as an error bit.

Abstract translation: 一种用于错误注册方法和注册其与双处理器系统，其中，存储在比特的形式，其中所述的双处理器系统包括一个错误检测机制寄存器信息相关联，其中表示错误检测机构的在寄存器中的至少错误比特的误差信号的位。

公开(公告)号：WO2006045785A1

公开(公告)日：2006-05-04

申请号：PCT/EP2005/055512

申请日：2005-10-25

Applicant: ROBERT BOSCH GMBH ,  WEIBERLE, Reinhard ,  MUELLER, Bernd ,  COLLANI, Yorck ,  GMEHLICH, Rainer ,  BOEHL, Eberhard

Inventor： WEIBERLE, Reinhard ,  MUELLER, Bernd ,  COLLANI, Yorck ,  GMEHLICH, Rainer ,  BOEHL, Eberhard

IPC: G06F11/16

CPC classification number: G06F11/183 ,  G06F9/30181 ,  G06F9/30189 ,  G06F9/3851 ,  G06F11/1641 ,  G06F11/1695 ,  G06F11/187 ,  G06F2201/845

Abstract: Verfahren und Vorrichtung zur Umschaltung und zum Datenvergleich bei einem Rechnersystem mit wenigstens drei Verarbeitungseinheiten, wobei Umschaltmittel vorgesehen sind und zwischen wenigstens zwei Betriebsmodi umgeschaltet wird, wobei Vergleichsmittel vorgesehen sind und ein erster Betriebsmodus einem Vergleichsmodus und ein zweiter Betriebsmodus einem Performanzmodus entspricht, dadurch gekennzeichnet, dass im Vergleichsmodus ein Voting, wenigstens als eine 2 aus 3 Bewertung, vorgesehen ist, wobei Steuermittel vorgesehen sind durch welche das Voting einstellbar ist.

Abstract translation: 用于切换和用于在具有至少三个处理单元，其特征在于，开关装置被提供，并且被操作的至少两种模式之间切换的计算机系统中的数据比较方法及装置，所述设置比较装置，以及在第一操作模式到一个比较模式和第二操作模式对应于性能模式，其特征在于 在比较模式，投票被提供作为至少2总分3的评价，其中，设置控制装置，通过该投票是可调的。

公开(公告)号：WO2006045779A1

公开(公告)日：2006-05-04

申请号：PCT/EP2005/055506

申请日：2005-10-25

Applicant: ROBERT BOSCH GMBH ,  WEIBERLE, Reinhard ,  MUELLER, Bernd ,  ANGERBAUER, Ralf ,  COLLANI, Yorck ,  GMEHLICH, Rainer ,  BOEHL, Eberhard

Inventor： WEIBERLE, Reinhard ,  MUELLER, Bernd ,  ANGERBAUER, Ralf ,  COLLANI, Yorck ,  GMEHLICH, Rainer ,  BOEHL, Eberhard

IPC: G06F11/16 ,  G06F9/30 ,  G06F9/318

CPC classification number: G06F9/30181 ,  G06F9/30189 ,  G06F9/3851 ,  G06F9/3885 ,  G06F9/4812 ,  G06F11/1641 ,  G06F11/1695 ,  G06F2201/845

Abstract: Verfahren und Vorrichtung zur Umschaltung bei einem Rechnersystem mit wenigstens zwei Ausführungseinheiten, wobei zwischen wenigstens zwei Betriebsmodi umgeschaltet wird und ein erster Betriebsmodus einem Vergleichsmodus und ein zweiter Betriebsmodus einem Performanzmodus entspricht, wobei für die Ausführungseinheiten wenigstens ein Satz definierter Bitkombinationen vorgesehen ist dadurch gekennzeichnet, dass die Umschaltung durch wenigstens eine, in dem wenigstens einen Satz nicht definierte Bitkombination ausgelöst wird.

Abstract translation: 用于在具有至少两个执行单元的计算机系统中进行切换的方法和装置，至少两个工作模式之间被用一个转换，并且在第一操作模式到一个比较模式和第二操作模式对应于性能模式，其中，用于执行单元的至少一组的比特组合定义被提供，其特征在于 转换由至少一个在非限定的比特组合的一组触发，至少。

公开(公告)号：WO2006015964A2

公开(公告)日：2006-02-16

申请号：PCT/EP2005/053791

申请日：2005-08-03

Applicant: ROBERT BOSCH GMBH ,  MUELLER, Bernd ,  HARTER, Werner ,  KOTTKE, Thomas ,  STEININGER, Andreas

Inventor： MUELLER, Bernd ,  HARTER, Werner ,  KOTTKE, Thomas ,  STEININGER, Andreas

IPC: G06F11/00

CPC classification number: G06F11/1641 ,  G06F11/1679 ,  G06F11/1695 ,  G06F2201/845

Abstract: Verzögerungseinheit (102) und Verfahren zur Verzögerung der Zugriffe auf Daten und/oder Befehle eines Zweirechnersystems mit einem ersten (100) und einem zweiten Rechner (101), wobei der erste und zweite Rechner mit einem Zeitversatz arbeiten und die Verzögerungseinheit derart ausgebildet ist, dass dieser Zeitversatz in dem Zweir echnersystem bei den Zugriffen auf Daten und/oder Befehle bei wenigstens einem der beiden Rechner kompensiert wird sowie Verfahren und Verzögerungseinheit zur Verzögerung der Zugriffe auf Daten und/oder Befehle eines Rechnersystems mit Fehlerentdeckungsmechanismen zur Fehlererkennung dadurch gekennzeichnet, dass die Dauer zwischen einem unverzögerten Zugriff auf Daten und/oder Befehle und der Fehler er kennung kompensiert wird.

Abstract translation: 延迟单元（102）和用于延迟访问数据和/或双重计算机系统，包括第一（100）和第二计算机（101），其中，所述第一和第二计算机在时间上偏移和延迟单元操作的命令的方法被形成为使得 此时在接入到在两台计算机以及方法和延迟单元中的至少一个数据和/或命令在两个R echnersystem偏移延迟访问计算机系统具有错误检测机制的数据和/或命令，用于检测错误的补偿，其特征在于之间的持续时间 它被补偿探测到的数据和/或命令和错误的一个瞬时访问。

公开(公告)号：EP3036639A4

公开(公告)日：2016-07-13

申请号：EP15802905

申请日：2015-02-27

Applicant: PURE STORAGE INC

Inventor： HAYES JOHN ,  COLGROVE JOHN ,  LEE ROBERT ,  VAJGEL PETER ,  BOTES PAR

IPC: G06F12/02 ,  G06F3/06 ,  G06F11/10 ,  H03M13/15

CPC classification number: G06F11/1076 ,  G06F3/06 ,  G06F3/0607 ,  G06F3/0613 ,  G06F3/0619 ,  G06F3/0632 ,  G06F3/065 ,  G06F3/0655 ,  G06F3/067 ,  G06F3/0688 ,  G06F11/1068 ,  G06F11/108 ,  G06F11/1092 ,  G06F12/0246 ,  G06F2201/845 ,  G06F2212/7206 ,  G06F2212/7207 ,  H03M13/154

Abstract: A plurality of storage nodes in a single chassis is provided. The plurality of storage nodes in the single chassis is configured to communicate together as a storage cluster. Each of the plurality of storage nodes includes nonvolatile solid-state memory for user data storage. The plurality of storage nodes is configured to distribute the user data and metadata associated with the user data throughout the plurality of storage nodes such that the plurality of storage nodes maintain the ability to read the user data, using erasure coding, despite a loss of two of the plurality of storage nodes. The chassis includes power distribution, a high speed communication bus and the ability to install one or more storage nodes which may use the power distribution and communication bus. A method for accessing user data in a plurality of storage nodes having nonvolatile solid-state memory is also provided.

Abstract translation: 提供了单个机箱中的多个存储节点。 单个机箱中的多个存储节点被配置为一起作为存储集群通信。 多个存储节点中的每一个包括用于用户数据存储的非易失性固态存储器。 多个存储节点被配置为在整个多个存储节点中分配与用户数据相关联的用户数据和元数据，使得多个存储节点使用擦除编码保持读取用户数据的能力，尽管丢失了两个 的多个存储节点。 底盘包括配电，高速通信总线以及安装一个或多个可能使用配电和通信总线的存储节点的能力。 还提供了一种用于访问具有非易失性固态存储器的多个存储节点中的用户数据的方法。

公开(公告)号：EP2904492A1

公开(公告)日：2015-08-12

申请号：EP12770102.7

申请日：2012-10-01

Applicant: ABB Technology Ltd.

Inventor： LØKSTAD, Trond ,  REICHENBACH, Frank

IPC: G06F11/07

CPC classification number: G06F11/079 ,  G06F9/45558 ,  G06F11/0721 ,  G06F11/0724 ,  G06F11/073 ,  G06F11/0751 ,  G06F11/18 ,  G06F2009/45583 ,  G06F2009/45591 ,  G06F2201/845

Abstract: The present invention relates to a symmetric multi-core processor arrangement for a safety critical system, comprising: a symmetric multiprocessor (14; 30) having at least two cores (6-9; 39-46) and a memory (11; 48) shared for the at least two cores; and a hypervisor (13; 47) connected to the symmetric multi-processor, and configured to organize access to the at least two cores for at least a diagnostic application (12; 37, 38) checking the safety critical system; wherein, during use, the diagnostic application is configured to read from and write to the memory, and the hypervisor is configured to read only from the memory.

公开(公告)号：EP2386960B1

公开(公告)日：2013-11-27

申请号：EP11164649.3

申请日：2011-05-03

Applicant: Renesas Electronics Corporation

Inventor： Yamada Hiromichi ,  Shimamura, Kotaro ,  Kanekawa, Nobuyasu ,  Ishiguro, Yuichi

IPC: G06F13/26

CPC classification number: G06F13/24 ,  G06F11/1641 ,  G06F2201/845