HS-PDSCH解码器及包括其的移动无线通信设备

    公开(公告)号:CN101248586B

    公开(公告)日:2011-07-13

    申请号:CN200680028369.7

    申请日:2006-07-31

    Inventor: 林华

    Abstract: 第二速率去匹配单元(130)对定义数据Rx的两个数据中的每一个并行地执行第二速率去匹配步骤,以去除已经在基站中执行的第二速率匹配步骤中被重复的位,或者对在基站中已经执行的第二速率匹配步骤中被穿孔的位进行去穿孔。加法器(108,118)并行地执行合并步骤,在该合并步骤中,将存储在IR缓存器(131)中的数据加到已经从第二速率去匹配单元(130)输出的两个数据中的相关联数据上。第一速率去匹配/turbo解码单元(133)对该数据执行第一速率去匹配步骤并同时地重复执行turbo解码步骤,在第一速率去匹配步骤中,已经在基站中执行的第一速率匹配步骤中穿孔的位被重复到已经从输入缓存器(107,117)输出的数据中。结果可以缩短在HS-PDSCH解码器中对接收数据进行处理的时间。

    单个用户检测
    126.
    发明公开

    公开(公告)号:CN101695005A

    公开(公告)日:2010-04-14

    申请号:CN200910226411.1

    申请日:2001-11-08

    CPC classification number: H04B1/7105 H04B1/71052 H04B2201/70707 H04L25/0212

    Abstract: 一发射器侧系在一码分多址(CDMA)通信系统之一共享频谱上,传输复数数据信号。其中,各传输数据信号系经历一类似信道响应。首先,接收所述传输数据信号之一组合信号。随后,利用该片码速率之一倍数,取样该组合信号。接着,决定该组合信号之一信道响应。接着,利用所述组合信号取样及所述估计信道响应,决定一扩频数据向量之一第一元素。接着,利用该第一元素决定步骤之一因子,决定该扩频数据向量之其余元素。最后,利用该扩频数据向量之所述决定元素,决定所述数据信号之数据。

    相关装置
    127.
    发明公开

    公开(公告)号:CN101647206A

    公开(公告)日:2010-02-10

    申请号:CN200880009607.9

    申请日:2008-05-14

    Abstract: 本发明提供了一种相关装置,其包括加法器(101),用于将输入信号序列与辅助信号序列相加,以便获得加法信号序列;延迟元件(109),用于延迟所述加法信号序列,以便获得所述辅助信号序列,其中,所述延迟元件(109)具有用于提供所述加法信号序列的系数的多个系数输出端。此外,该相关装置还包括连接元件(113),用于以系数方式将所述加法信号序列的系数与连接系数进行连接,以便获得相关结果。

    单个用户检测
    128.
    发明授权

    公开(公告)号:CN100561881C

    公开(公告)日:2009-11-18

    申请号:CN01818588.6

    申请日:2001-11-08

    CPC classification number: H04B1/7105 H04B1/71052 H04B2201/70707 H04L25/0212

    Abstract: 一发射器侧系在一码分多址(CDMA)通信系统之一共享频宽上,传输复数数据信号。其中,各传输数据信号系经历一类似信道响应。首先,接收所述传输数据信号之一组合信号。随后,利用该片码速率之一倍数,取样该组合信号。接着,决定该组合信号之一信道响应。接着,利用所述组合信号取样及所述估计信道响应,决定一扩频数据向量之一第一元素。接着,利用该第一元素决定步骤之一因子,决定该扩频数据向量之其余元素。最后,利用该扩频数据向量之所述决定元素,决定所述数据信号之数据。

    无线下行链路接收机中码片速率处理和比特速率处理间的接口

    公开(公告)号:CN101523743A

    公开(公告)日:2009-09-02

    申请号:CN200780036541.8

    申请日:2007-09-25

    CPC classification number: H04B1/7105 H04B2201/70707

    Abstract: 无线系统中的比特速率处理器包括:前端处理器,用于处理物理信道数据并生成编码后的传输信道数据;传输信道缓冲器,用于保持该编码后的传输信道数据以及后端处理器,用于处理来自传输信道缓冲器的编码后的传输信道数据并生成解码后的传输信道比特。前端处理器可包括:帧缓冲器,用于接收物理信道数据;第一级,用于对来自帧缓冲器的物理信道数据进行解映射;中间帧缓冲器,接收来自第一级的解映射后的物理信道数据;以及第二级,用于处理解映射后的物理信道数据并提供编码后的传输信道数据。后端处理器可包括第三级,该第三级包括:缩放电路,用于对编码后的传输信道数据进行缩放;解码器用于对缩放后的传输信道数据进行解码;和CRC校验器,用于提供解码后的传输信道比特、以及输出缓冲器,用于接收解码后的传输信道比特。

Patent Agency Ranking