公开(公告)号：KR1020110072279A

公开(公告)日：2011-06-29

申请号：KR1020090129137

申请日：2009-12-22

Applicant: 삼성전자주식회사

Inventor： 최정환

IPC: G11C7/10 ,  G11C7/22 ,  G11C29/42 ,  G06F13/16 ,  G11C7/12 ,  G11C11/401 ,  G11C11/407 ,  G11C11/4096

CPC classification number: G11C7/12 ,  G06F13/1663 ,  G06F13/1668 ,  G11C11/401 ,  G11C11/407 ,  G11C11/4096 ,  G11C7/10 ,  G11C7/1006 ,  G11C7/22 ,  G11C29/42

Abstract: PURPOSE: A semiconductor device and a method of performing read or write operation of the semiconductor device are provided to reduce a total area by reducing the number of a pad. CONSTITUTION: In a semiconductor device and a method of performing read or write operation of the semiconductor device, a first pad(P1) is connected to a data controlling part(150) and transmits one of a data inversion flag, an error check flag, and a masking signal. A data controlling part controls inputted data. The data controlling part determines the inversion of the data, the error check of the data, and the masking of the data. A second pad(P2) is connected to the data controlling part. The second pad transmits the data of a memory cell array(170).

Abstract translation: 目的：提供半导体器件和执行半导体器件的读或写操作的方法，通过减少焊盘的数量来减少总面积。 构成：在半导体器件和执行半导体器件的读取或写入操作的方法中，第一焊盘（P1）连接到数据控制部分（150），并且发送数据反转标志，错误校验标志， 和掩蔽信号。 数据控制部分控制输入的数据。 数据控制部分确定数据的反转，数据的错误检查和数据的屏蔽。 第二焊盘（P2）连接到数据控制部分。 第二垫发送存储单元阵列（170）的数据。

公开(公告)号：KR1020100088762A

公开(公告)日：2010-08-11

申请号：KR1020090007858

申请日：2009-02-02

Applicant: 삼성전자주식회사

Inventor： 최정환

IPC: G11C8/00 ,  G11C7/22 ,  G11C29/00

CPC classification number: H03L7/0812

Abstract: PURPOSE: A delay locked loop circuit and a semiconductor memory device applying the same are provided to previously remove a defect in a mounting process by efficiently detecting the operation failure of the duty cycle correction block applied to the delay locked loop circuit. CONSTITUTION: A delay locked loop block(100,120,140) generates a delay locked internal clock by receiving an external clock. A duty cycle correction block(180) is connected to the delay locked loop block and corrects the duty cycle of the internal clock. An error detector(200) compares and latches the voltage in first and second pumping output nodes of the duty cycle correction block to detect the operation error of the duty cycle correction block. The error detector outputs the compared and latched result to the external terminal.

Abstract translation: 目的：提供延迟锁定环电路和应用该延迟锁定环电路的半导体存储器件，以通过有效地检测施加到延迟锁定环电路的占空比校正块的操作故障来预先消除安装过程中的缺陷。 构成：延迟锁定环路块（100,120,140）通过接收外部时钟产生延迟锁定的内部时钟。 占空比校正块（180）连接到延迟锁定环路块，并校正内部时钟的占空比。 误差检测器（200）比较并锁存占空比校正块的第一和第二泵输出节点中的电压，以检测占空比校正块的操作误差。 误差检测器将比较和锁存结果输出到外部端子。

公开(公告)号：KR1020100070002A

公开(公告)日：2010-06-25

申请号：KR1020080128588

申请日：2008-12-17

Applicant: 삼성전자주식회사

Inventor： 최정환

IPC: H04B1/40 ,  G06F13/14 ,  G06F13/10

CPC classification number: G06F1/266

Abstract: PURPOSE: A method for setting mode of external device operable on multiple modes, and communication device using the same are provided to remove unnecessary operations and unnecessary preparing stages by operating only on an operating mode required by a user. CONSTITUTION: An external device is connected to connecting units prepared in a communication device(S610). When the terminals prepared in the connecting members is moved by the user(S620), the controller of the communication device judges a corresponding mode based on the movement states of the terminals(S630). The controller controls the external device to be executed according to the judged mode. If the judged mode is a charging mode, the controller controls the external device to execute the charging mode(S650).

Abstract translation: 目的：一种用于在多种模式下操作的外部设备的模式设置方法，并且提供使用该模式的通信设备，以仅通过仅操作用户所需的操作模式来移除不必要的操作和不必要的准备阶段。 构成：外部设备连接到在通信设备中准备的连接单元（S610）。 当在连接构件中准备的端子被用户移动时（S620），通信装置的控制器基于端子的移动状态来判断相应的模式（S630）。 控制器根据判断模式控制要执行的外部设备。 如果判断模式是充电模式，则控制器控制外部设备执行充电模式（S650）。

公开(公告)号：KR1020080061685A

公开(公告)日：2008-07-03

申请号：KR1020060136666

申请日：2006-12-28

Applicant: 삼성전자주식회사

Inventor： 송인상 ,  최정환

IPC: H03H9/15

CPC classification number: H01P7/06 ,  H01P1/2084 ,  H01P7/04 ,  H01P7/10

Abstract: A cavity resonator and a method of cavity resonance using the same are provided to widen frequency characteristics thereof by adjusting a physical length of a cavity using piezoelectric materials. A cavity resonator includes cavity material(340) and piezoelectric material(350). The cavity material, which is implemented between first and second electrodes(310,320), generates resonance. The piezoelectric material, which is implemented between the second electrode and a third electrode(330), varies a distance between first and second electrodes based on an AC(Alternating Current) signal, which is supplied between the first and third electrodes. The piezoelectric material widens frequency characteristics between the first and third electrodes based on the AC signal.

Abstract translation: 提供空腔谐振器和使用其的空腔共振方法，以通过使用压电材料调节空腔的物理长度来扩大其频率特性。 空腔谐振器包括腔体材料（340）和压电材料（350）。 实现在第一和第二电极（310,320）之间的腔体材料产生谐振。 实施在第二电极和第三电极（330）之间的压电材料基于在第一和第三电极之间提供的AC（交流电）信号而改变第一和第二电极之间的距离。 压电材料基于交流信号加宽了第一和第三电极之间的频率特性。

公开(公告)号：KR100755369B1

公开(公告)日：2007-09-04

申请号：KR1020060000641

申请日：2006-01-03

Applicant: 삼성전자주식회사

Inventor： 최정환

IPC: G11C11/40 ,  G11C7/00

CPC classification number: G11C11/4093 ,  G11C7/1051 ,  G11C7/1069 ,  G11C2207/2254 ,  G11C11/4096

Abstract: A semiconductor memory device and a memory system comprising the same and a method for controlling swing width thereof are provided to minimize unnecessary power consumption by changing the swing width of data of the semiconductor memory device in consideration of operation conditions of the semiconductor memory device and the memory system. A plurality of output drivers(21~2n) changes data swing width in response to a calibration code respectively. A plurality of data swing width control parts(31~3n) corresponds to at least one output driver, and calibrates the data swing width into calibrated swing width by changing the calibration code according to the data swing width of the corresponding output driver, and reduces the data swing width by changing the calibration code again within the range capable of transmitting data of the corresponding output driver with stable data swing width.

Abstract translation: 提供一种半导体存储器件和包括该半导体存储器件的存储器系统和控制其摆动宽度的方法，以通过考虑半导体存储器件的操作条件和半导体存储器件的操作条件来改变半导体存储器件的数据的摆幅来最小化不必要的功耗 内存系统 多个输出驱动器（21〜2n）分别响应于校准代码改变数据摆幅宽度。 多个数据摆幅宽度控制部件（31〜3n）对应于至少一个输出驱动器，并且通过根据相应的输出驱动器的数据摆幅宽度改变校准代码将数据摆幅宽度校准为校准的摆幅宽度，并且减少 通过在能够以稳定的数据摆幅宽度发送对应的输出驱动器的数据的范围内再次改变校准码的数据摆幅宽度。

公开(公告)号：KR100747657B1

公开(公告)日：2007-08-08

申请号：KR1020060104381

申请日：2006-10-26

Applicant: 삼성전자주식회사

Inventor： 정창원 ,  최정환 ,  송인상 ,  김영일

IPC: H01L29/868

Abstract: A semiconductor device capable of tuning to macro and micro frequencies, an antenna with the same and a frequency tuning circuit are provided to prevent the generation of an insertion loss and to reduce a circuit size by forming a PIN diode and a varactor diode within a predetermined element and forming the predetermined element and an inductor as one piece. First and second semiconductors(31,32) have the same polarities. A third semiconductor(33) is arranged at a portion between the first and second semiconductors. The third semiconductor has a different polarity from those of the first and second semiconductors. A pair of intrinsic semiconductors are arranged at predetermined portions between the third and first semiconductors and between the third and second semiconductors. A first region between the first and third semiconductors and a second region between the second and third semiconductors are used as the pair of intrinsic semiconductors. The first semiconductor, the first region, the third semiconductor are used as a varactor diode. The second semiconductor, the second region, the second semiconductor are used as a PIN diode. The first to third semiconductors include first to third terminals, respectively. An inductor is formed on at least one out of the first to third terminals.

Abstract translation: 提供一种能够调谐到宏和微频率的半导体器件，具有该半导体器件的天线以及频率调谐电路，以防止产生插入损耗并通过在预定范围内形成PIN二极管和变容二极管来减小电路尺寸 并且将预定元件和电感器形成为一体。 第一和第二半导体（31,32）具有相同的极性。 第三半导体（33）布置在第一和第二半导体之间的部分处。 第三半导体具有与第一和第二半导体不同的极性。 一对本征半导体布置在第三和第一半导体之间以及第三和第二半导体之间的预定部分处。 使用第一和第三半导体之间的第一区域以及第二和第三半导体之间的第二区域作为一对本征半导体。 第一半导体，第一区域，第三半导体被用作变容二极管。 第二半导体，第二区域，第二半导体被用作PIN二极管。 第一至第三半导体分别包括第一至第三端子。 在第一至第三端子中的至少一个端子上形成电感器。

公开(公告)号：KR100719115B1

公开(公告)日：2007-05-17

申请号：KR1020050107009

申请日：2005-11-09

Applicant: 삼성전자주식회사

Inventor： 최정환

IPC: G11B20/10

Abstract: 파일복사 방법 및 이를 적용한 호스트 장치가 개시된다. 본 파일복사 방법은 외부기기로 복사하고자 하는 복사대상 파일이 외부기기에서 재생가능한 파일인지를 판별하는 단계, 파일이 외부기기에서 재생 불가능한 파일인 것으로 판별되면, 파일의 포맷을 외부기기에서 재생가능한 포맷으로 변환하는 단계, 파일의 이름이 DCF(Design rule for Camera File system) 규격에 따른 DCF규격 파일명인지를 판별하는 단계, 및 파일의 이름이 DCF규격 파일명이 아닌 것으로 판별되면, 파일의 이름을 DCF 규격 파일명으로 변환하는 단계, 및 파일을 외부기기로 복사하는 단계를 포함한다. 이에 의해, 기기가 재생가능한 파일로 파일 포맷을 변환하고 DCF 규격에 따른 폴더에 DCF 규격 파일명을 제공함으로써 사용자가 DCF 규격을 모르는 경우에도 파일의 복사 및 재생이 용이하다.
DCF, 파일명, 파일복사

公开(公告)号：KR100712508B1

公开(公告)日：2007-04-30

申请号：KR1020050036686

申请日：2005-05-02

Applicant: 삼성전자주식회사

Inventor： 최정환

IPC: G11C5/06 ,  G11C5/02 ,  G11C7/10

CPC classification number: G11C5/066

Abstract: 메모리 장치의 새로운 구성이 개시된다. 본 발명에 따른 메모리 장치는, 명령 및 어드레스를 입력받거나 데이터를 입력받기 위한 제1 그룹의 핀들 및 명령 및 어드레스를 입력받거나 데이터를 출력하기 위한 제2 그룹의 핀들을 포함하고, 제1 그룹의 핀들이 데이터를 입력받는 경우에는 제2 그룹의 핀들에서 명령 및 어드레스를 입력받고, 제2 그룹의 핀들이 데이터를 출력하는 경우에는 제1 그룹의 핀들에서 명령 및 어드레스를 입력받는다.
메모리, DRAM

公开(公告)号：KR100674953B1

公开(公告)日：2007-01-26

申请号：KR1020050011016

申请日：2005-02-05

Applicant: 학교법인 포항공과대학교 ,  삼성전자주식회사 ,  포항공과대학교 산학협력단

Inventor： 손영수 ,  배승준 ,  박홍준 ,  최정환

IPC: G11C7/12

CPC classification number: H04L25/03038 ,  H04L7/0058

Abstract: 디지털 보정을 사용해 수신기의 오프셋 전압을 제거하고, 데이터와 클록 사이의 스큐를 제거하고, 등화 계수 설정을 통해 채널 간 간섭을 제거하는 등화 수신기가 개시된다. 본 발명에 따른 등화 수신기는 데이터를 전송하기 전에 초기 설정 모드에서 송신단에서 보낸 특정 데이터 패턴의 수신단 입력값을 샘플하여 현재와 이전의 데이터를 비교하여 등화 계수를 설정한다.
등화 수신기, DRAM, 인터페이스

公开(公告)号：KR1020060013127A

公开(公告)日：2006-02-09

申请号：KR1020040061959

申请日：2004-08-06

Applicant: 삼성전자주식회사

Inventor： 최정환

IPC: H03K19/0175

CPC classification number: G11C7/1057 ,  G11C2207/2254

Abstract: 데이터 패턴에 따라 채널 스큐를 감소시킬 수 있는 오픈 드레인 출력 버퍼가 개시된다. 본 발명의 실시예에 따른 오픈 드레인 방식의 출력 버퍼는 제 1 드라이버, 적어도 하나의 제 2 드라이버 및 제어부를 구비한다. 제 1 드라이버는 입력 데이터에 응답하여 출력 노드의 전압 레벨을 선택적으로 제어한다. 적어도 하나의 제 2 드라이버는 제 1 및 제 2 상태를 가지며, 제 2 상태에서 상기 출력 노드의 전압 레벨을 제 1의 하이 전압 레벨로 제어하고 제 1 상태에서 상기 출력 노드의 전압 레벨을 상기 제 1의 하이 전압 레벨보다 낮은 제 2의 하이 전압 레벨로 제어한다. 제어부는 상기 출력 노드의 출력 데이터의 전압 레벨이 두 번 연속적으로 하이 전압 레벨로 발생되는지를 결정하고, 상기 출력 데이터의 전압 레벨이 두 번 연속적으로 하이 전압 레벨로 발생되면 상기 제 2 드라이버가 상기 제 1 상태에 있도록 제어한다. 본 발명에 따른 출력 버퍼는 풀 업(pull up) 동작이나 풀 다운(pull down) 동작의 경우에 출력 버퍼에서 출력되는 출력 데이터의 스윙 폭을 증가시키면서 동시에 출력 데이터 스큐를 감소시키는 장점이 있으며, 또한 오픈 드레인 방식의 출력 버퍼에서도 출력 버퍼의 스트렝스(strength)를 증가시킬 수 있는 장점이 있다.