-
公开(公告)号：KR100216516B1
公开(公告)日：1999-08-16
申请号：KR1019960069334
申请日：1996-12-21
IPC: H04L12/43
Abstract: 본 발명은 동기식 디지털 계층(SDH)의 망노드간 접속신호로 사용되는 동기식 전송 모듈-N(STM-N) 신호내에 포함된 종속신호가 TU-11, TU-12 신호로 TUG 단위로 흔재해 있는 경우의 교차연결을 위한 장치에 관한 것으로서, 종래 TU 교차 스위치의 단위를 보면 TU12 단위 경우에 적용 가능하지만 현재 전송망에서 이용되는 단위를 살펴보면 TU12와 TU11 신호가 공히 적용되고 있어 이에 대한 적용단위의 확장 개념이 필요하고 기존의 H/W의 큰 구조 변화없이 개발 시스템에서 일정 특정 용도용 직접회로(ASIC) 부품만 교체하여 기존의 TU12단위 스위칭 뿐만 아니라 TU11 단위의 스위칭 기능까지 제공하여야 하는 문제가 있으므로 상기 문제를 해결하기 위해 창안된 본 발명은, LBUS에 S/W 적인 개념을 도입하여 확장 가능하도록 하고 TUG 단위로 TU11, TU12 신호가 3, 4개씩 흔재해 있다 는 가정하에서 H/W적으로 바이트 단위의 처리 동작 구조를 가지도록 구성함으로서, 종래의 부가기능을 그대로 사용하도록 처리하였으며 시스템 구성 및 처리 변경을 최소화 하도록 하는 효과를 가진다.
-
公开(公告)号：KR100198438B1
公开(公告)日：1999-06-15
申请号：KR1019960066275
申请日：1996-12-16
IPC: H04L12/851 , H04L12/26
Abstract: 본 발명은 TU11/TU12 혼용모드의 신호프레임 정렬 및 신호감시기에 관한 것으로서, 종래 방식으로는 주로 TU11 신호 또는 TU12 신호 한가지에 대해서만 신호 프레임 정렬 기능을 가지고 있으며 VC1 신호경로에 대한 부가적인 감시기능인 미접속신호경로에 대한 감시 및 관리기능이 미약한 문제점이 있으므로 상기 문제점을 해결하기 위해 안출된 본 발명은 상기 TU단위의 스위칭을 하기 위한 필수과정으로 AU신호에서 추출된 VC3신호를 종단하고 VC3 내에 다중화되어 있는 저속신호인 TU신호를 재정렬하여 스위치 네트워크를 보내주며, 그 역과정을 처리하는 장치로 VC3 데이타를 입력받아 TU데이타를 출력하는 방향을 하향단, 그 반대를 상향단으로 정의하고, 하향단으로는 외부로부터 입력된 다중된 VC3 데이타를 역다중화하여 하나의 VC3 데이타를 선택 추출하고, � ��기 VC3 데이타에서 VC3 경로오버헤드를 검출 및 처리하고, VC3 데이타에서 28개의 TU11 신호 또는 21개의 TU12 신호로 역다중화하여 각각의 TU1 신호에 대한 포인터 처리를 통해 새로운 기준클럭에 따라 재정렬하는 TU1 신호 프레임 정렬 및 VC11/VC12 신호에 대한 경로오버헤드를 감시하며, 상향단으로는 외부로부터 28개의 TU11 신호 또는 21개의 TU12 신호를 감시하여 신호가 존재하지 않을 시 해당되는 채널에 미접속상태 신호를 삽입하는 LSUT 기능 및 28개의 TU11 신호 또는 21개의 TU12 신호에 VC3 경로오버헤드를 삽입하여 VC3 프레임을 형성하여 출력하며, 상기한 기능들이 TU11과 TU12에 대해 모두 적용될 수 있는 혼용모드로 동작할 수 있으며 VC1 신호가 존재하지 않을 시 미접속상태에 대한 감시 및 삽입기능을 갖도록 하여 미접속상태 신호에 대한 처리도 원활하게 할 � �� 있는 효과가 있다.
-
公开(公告)号：KR100183135B1
公开(公告)日：1999-05-15
申请号：KR1019950055912
申请日：1995-12-23
IPC: H04Q11/00
Abstract: 본 발명은, 입력되어 들어온 데이타를 저장할 메모리를 2(A,B)개 두며 이 메모리를 비동기가 아닌 시스템 클럭이 관여되는 동기 메모리로 구성하영 일정 주기마다 입력데이타를 다른 메모리(A→B→A→...)에 교대로 저장하여 완전히 한 주기의 TU 데이타를 한 메모리에 저장한 후 저장된 데이타를 읽어 가는 방법으로 설계되어 있다. 이렇게 되면 출력되는 데이타가 한 주기 지연되는 것을 제외하고는 정확하고 원하는 타일슬롯(Time Slot)에 테이타를 출력시킬 수 있다. 또한 메모리에 클럭이 관여되므로 클럭의 한 주기 동안에서 메모리의 입출력이 이루어진다면 시스템은 안정된 타이밍 마진을 가질수 있고 전/후단 시간 스위치 겸용시에 입력 신호와 출력 신호의 레이트(rate)가 들린다 하더라도 안정되게 시스템을 설계하기가 쉬워진다.
-
公开(公告)号：KR100179505B1
公开(公告)日：1999-05-15
申请号：KR1019950055905
申请日：1995-12-23
IPC: H04L12/28
Abstract: 본 발명은 저속 스위칭을 위한 티유(TU) 신호의 프레임 정렬기에 관한 것으로, 외부로부터의 수신 VC3 데이타를 처리하거나 수신되는 클럭에서 소용되는 수신 클럭을 추출하는 클럭생성 및 채널 선택수단(100); 상기 클럭 생성 및 채널 선택수단(100)에 연결되어 VC3 오버헤드 9바이트를 검출 및 처리하는 VC3 POII 검출 및 처리수단(200); 상기 VC3 POH 검출 및 처리수단(200)에 연결되어 TU12프레임 21개 채널을 새로운 기준 클럭에 따라 재정렬하는 TU 프레임 정렬수단(300); 상기 TU 프레임 정렬수단(300)에 연결되며 시스템 클럭에 동기되어 3개의 데이타를 다중화하여 TU12 데이타 및 클럭을 출력하는 데이타 다중수단(400); 상기 TU 프레임 정렬수단(300)에 연결되어 V5의 데이타를 감시 및 처리하는 LPOM 수단(800); 외부로부터 21개의 TU신호를 감시하여 신호가 존재하지 않을 시 해당되는 채널에 준비되지 않았음(UNEQUIPPED) 신호의 삽입을 하는 데이타 선택 및 TU신호 감시수단(700); 상기 데이타 선택 및 TU 신호 감시수단(700)에 연결되어 VC3(Virtual Container) 오버헤드의 삽입 및 처리를 하는 VC3 POH 삽입(600); 상기 VC3 POH 삼입수단(600)에 연결되어 송신부의 소요 클럭 및 상위모둘과 인터페이스를 위한 클럭 생성 및 채널 송신수단(500)을 구비하는 것을 특징으로 한다.
-
公开(公告)号：KR100151908B1
公开(公告)日：1998-11-02
申请号：KR1019950053191
申请日：1995-12-21
IPC: H04L12/26
CPC classification number: H04Q11/0478 , H04J3/1611 , H04J2203/0005 , H04J2203/0057 , Y10S370/907
Abstract: 본 발명은 신호 감시기능이 강화된 동기식 디지틀 회선분배(SDH DXC:Synchr
onous Digital Hierarchy Digital Cross-Connection) 장치에 관한 것으로, STM-N 광신호를 수신하여 광/전 변환하고 데이타 복구 및 클럭추출을 하는 STM-N 신호 수신부(110)와 상기 신호 수신부(110)에 연결되어 STM-N 내의 구간 오버헤드(SOH)를 처리하여 N개의 AUG(AU4) 또는 3xN개의 AU3 신호를 추출하여 출력하는 역다중부(120)와 77.76Mb/s 8비트 병렬신호 또는 12개의 51.84Mb/s 직렬신호, 또는 4개의 19.44Mb/s 8비트 병렬신호를 입력하여 SOH를 삽입하여 STM-N 신호형태로 다중화하는 다중화부(140)와 STM-N 전기적 신호를 광신호로 변환하여 광케이블로 전송하는 STM-N 신호 송신부(130)를 구비하는 동기식 신호 접속수단(100); 상기 동기식 신호접속수단(100)에 연결되어 AU3 또는 AU4에 대한 프레임 위상을 재정렬하며 VC3 경로 감시와 미장착 신호상태 검출과 스위칭이 해제된 신호에 대한 신호 미장착 상태 발생 및 AU 프레임 형성을 수행하는 AU 프레임 위상정렬 및 신호감시수단(200); 상기 AU 프레임 위상 정렬 및 신호감시수단(200)에 연결되어 AU3단위 또는 AU4단위의 크로스커넥트스위칭을 수행하는 AU 스위칭 수단(300)을 구비하는 것을 특징으로 한다.-
Patent Agency Ranking
公开(公告)号：KR1019980046881A
公开(公告)日：1998-09-15
申请号：KR1019960065297
申请日：1996-12-13
IPC: H04L12/43
Abstract: 본 발명은 AU3 신호종단 처리장치에 관한 것이다. 그 목적은 AU3 신호 단위의 회선분배 또는 그 이하의 신호분기 및 삽입기능이 요구되는 동기식 전송장비에서 국제적으로 표준화된 신호형태인 STM-4 신호포맷으로 접속하여 AU3 단위의 스위칭 및 AU3 신호 종단기능을 통하여 VC3 데이터를 추출함으로써 STM-1 신호포맷으로 변환하여 출력하는 데에 있다. 그 특징은 하향방향으로는 SOH가 처리된 STM-4 신호포맷을 갖는 77.76Mb/s 8비트 병렬 신호형태 2개를 입력받아 각각의 입력버퍼에서 위상차를 흡수하는 위상차 흡수수단과, 수신되는 78M 데이터의 전송성능을 감시하기 위하여 수신 78M 신호에 대한 BIP-8 값을 감시하는 감시수단과, AU3 신호 단위로 24×12 스위칭하는 제1스위칭 수단과, AU3 포인터를 해석하는 포인터 해석수단과, 상기 VC3 신호를 추출하는 신호추출 수단과, 4개의 상기 STM-1 신호포맷의 19.44Mb/s 병렬신호 형태로 하향 출력하는 하향출력 수단과, 상향 방향으로는 상기 STM-1 신호포맷의 19.44Mb/s 신호 4개를 입력받아 포함된 상기 VC3 신호를 분리하는 신호분리 수단과, 상기 AU3 포인터를 생성시켜 AU3 프레임을 형성시키는 프레임 형성수단과, AU3 단위로 스위칭하는 제2스위칭 수단 및 2개의 77.76Mb/s 신호형� �로 상향 출력하는 상향출력 수단을 구비하여, 전후단 스위치간 루프백 기능을 두어 방향에 관계없이 AU3 단위의 스위칭 기능을 가능케 하여, STM-N 신호 내에 포함된 AU3 신호를 자유롭게 처리할 수 있으며 또한 AU3 경로 ID를 할당하여 각각의 해당 경로 ID를 인식함으로써 AU3 신호경로 단위의 전송 성능을 감시할 수 있는 데에 있다.
-
公开(公告)号：KR100136495B1
公开(公告)日：1998-07-01
申请号：KR1019940035770
申请日：1994-12-21
IPC: H04Q11/00
Abstract: 본 발명은 SDH 기반의 광대역 디지탈 교차스위치(BDXC: Broadband Digital Cross-connect)에서 교차연결 발생시 기 서비스중인 스위칭 경로의 배재열 없이 블로킹 확률이 없는(Strictly Non-blocking) 상태로 스위치 제어가 가능하도록 하는 스위치 장치를 제공하는데 그 목적이 있으며, 사이 목적을 달성하기 위한 본 발명은, 역다중부에 대해서만 동작속도가 병렬 STM-4급 속도(77.7Mbps)이고 나머지 부분은 병렬 AU3급 속도(6.49Mbps)이므로 CMOS 기술로 제작이 가능하다. 스위치 네트워크의 자체 고장 진단기능을 위하여 입력되는 STM-4급 신호에 대해서는 안쓰는 오버헤드 자리에 삽입된 BIP(Bit Interleaved parity) 에러를 조사하고 출력되는 STM-4급 신호에는 BIP를 계산하여 삽입하도록 구성된다. 이에 따라 TST 스위치 네트워크에 적용할 경우, STM-4급 신호 16개를 병렬로 입출력하며, 입력된 신호를 AU3단위로 역다중하여 생성된 192개 AU3 신호를 공간스위칭 한 후 다중하여 출력한다. 따라서 AU3단위 192×192 스위칭을 수행하므로 STM-4급 신호에 대하여 AU3 단위로 공간 및 시간스위칭을 할 수 있다.
-
公开(公告)号：KR1019970055425A
公开(公告)日：1997-07-31
申请号：KR1019950053997
申请日：1995-12-22
IPC: H03K17/00
Abstract: 본 발명은 3포트 비동기 램(RAM)과 먹스(MUX)를 이용한 티유(TU)12 단위의 공간 스위칭 장치에 관한 것으로서, 38M 클럭과 2K 프레임 클럭을 입력받아 19M, 72K, 18K, 고정더미 위치, 선택 제어 신호 등의 타이밍 신호를 출력하는 타이밍 생성 수단(10); 연결 행렬 메모리인 3포트 비동기 메모리를 사용하여 쓰기, 읽기 포트는 외부 CPU 포트에 연결되고, 나머지 읽기 포트는 타이밍 생성 수단(10)에서 38M 단위로 읽기 어드레스에 연결되어 특정 버스의 TU12 데이타를 출력시키기 위한 선택 신호를 출력하는 CPU 접속 수단(20); 외부의 38M 시스템 클럭과 데이타를 입력받아 상기 타이밍 수단(10)의 제어에 의해 앞단에서의 전송 에러를 검증하기 위하여 2K 한 프레임 동안의 BIP 계산과 추출, 비교검사, 누적등의 기능을 수행하여 출력하는 다수개의 전단 스위칭 수단(30); 다수개의 상기 전단 스위칭 수단(30)으로부터 데이타를 입력받아 상기 CPU 접속 수단(20)의 선택 신호에 의해 공간 스위칭 기능을 수행하여 데이타를 출력하는 다수개의 다중화 수단(40); 및 다수개의 상기 다중화 수단(40)의 메모리 출력부에서 출력된 데이타를 38M급으로 리타이밍하여 안정한 데이타를 입력받아 상기 타이밍 생성수단(10)의 다음단 ASIC에서 전송 에러를 검출할 수 있도록 2K 한 프레임 동안의 BIP를 계산하여 삽입하여 출력하는 후단 스위칭 수단(50)을 구비하여 구비하여 L 버스(BUS)(38M)를 사용하는 TU12 단위 공간 스위치에 있어서 L 버스(BUS) 단위의 전송 에러 검출과 3포트 메모리와 단순 먹스만을 이용하여 구성이 간단한 공간 스위치를 제공할 수 있고, 연결행령 메모리의 이중 구조를 준비하여 스위칭의 변경시에도 스위칭 데이타의 손실을 막을 수 있는 뿐만 아니라 메모리를 사요하여 가능한 네트를 줄여 레이 아웃(layout)시에 발생할 수 있는 문제를 방지할 수 있는 효과가 있다.
-
公开(公告)号：KR1019960016250A
公开(公告)日：1996-05-22
申请号：KR1019940025573
申请日：1994-10-06
IPC: H04L12/28
Abstract: 본 발명은 SDH 전송 방식을 기본으로 하여 광대역 ISDN 가입자 액세스 기능 중에서 물리 계층 이하의 기능을 수행하는 ATM 물리 계층 가입자 액세스 처리기에 관한 것으로, 오버헤드 처리를 위한 저속의 클럭들을 장치의 내부에서 분주하고, FIFO를 사용하여 다른 장치와 클럭을 분리시키는 ATM 물리 계층 가입자 액세스 처리기를 제공하기 위하여 ATM 계층으로 부터 ATM 셀를 입력받아 VC-4 페이로드로 사상하는 송신 셀 처리 수단(29); VC-4(Virtual Contatiner-4)신호를 생성하는 VC-4 생성 수단(30); 송신 VC-4 신호를 STM-1 프레임에 사상하는 포인터 생성 수단(7); STM-1 프레임을 생성하는 프레임 생성 수단(31); STM-1 프레임을 처리하는 프레임 종단 수단(34); STM-1 프레임으로 부터 VC-4 신호를 추출하는 포인터 해석 및 처리 수단(21); 에러 검출 및 경로 오버헤드상의 정보를 처리하는 VC-4 종단 수단(33); ATM 셀을 ATM 계층으로 출력하는 수신 셀 처리 수단(32); 및 상기 각각의 수단(21,29 내지 34)과 중앙 처리 장치(CPU)를 접속하는 접속 수단(28)를 포함하여 광대역 종합 정보 통신망(B-ISDN)에서 데이타의 안전한 전송을 담당하고, 데이타의 오류를 실시간으로 처리하고, 전송 선로 상에서 발생하는 모든 통계적 에러를 누적하여 망 관리자가 처리하고, ATM 셀의 서비스 속도에 관계없이 비동기적인 방법으로 ATM 셀을 수용할 수 있는 효과가 있다.
-
公开(公告)号：KR1019950015085B1
公开(公告)日：1995-12-21
申请号：KR1019930013964
申请日：1993-07-22
IPC: H04L12/43
Abstract: The synchronous mode add/drop multiplexing transmission device comprises: first and second network node interface units for performing a bidirectional 1+1 auto protection switching mode; a dependent signal processing unit for performing a signal mapping, multiplexing, demultiplexing and demapping and transmitting DSIN and DSIE signals to an external DS1 line or mapping three DS3 signals, demapping three CS2 signals into a bipolar signal and transmitting it to an external DS3 line; first and second high speed multiplexing units for performing a TU1 unit of frame arrangement function, a VC3 signal unit of insertion/path switching function and 1+1 switching mode; a system timing generating unit for generating a clock and a timing required by a system; and a system control unit for supplying a man machine interface for an operator.
Abstract translation: 同步模式分插复用传输装置包括：用于执行双向1 + 1自动保护切换模式的第一和第二网络节点接口单元; 依赖信号处理单元，用于执行信号映射，复用，解复用和解映射，并将DSIN和DSIE信号发送到外部DS1线路或映射三个DS3信号，将三个CS2信号解映射为双极信号并将其发送到外部DS3线路; 用于执行帧排列功能的TU1单元的第一和第二高速复用单元，插入/路径切换功能的VC3信号单元和1 + 1切换模式; 系统定时产生单元，用于产生系统所需的时钟和定时; 以及用于为操作者提供人机界面的系统控制单元。
-
-
-
-
-
-
-
-
-
Search Results
274
records
(took 0.027 seconds)
