티유(TU) 단위 스위칭을 위한 티디엠(TDM) 버스형 시분할 스위치

    公开(公告)号:KR1019940017166A

    公开(公告)日:1994-07-26

    申请号:KR1019920026143

    申请日:1992-12-29

    Inventor: 엄두섭 김재근

    Abstract: 본 발명은 티유(TU) 단위 신호를 스위칭하기 위한 티디엠(TDM) 버스형 시분할 스위치(TUTS)에 관한 것으로, 입력되는 드롭방향의 직렬데이타를 8비트의 병렬 데이타로 변환하여 출력하는 제1직렬/병렬 수단(U1 및 U2); 제1데이타 레치 수단(U3 및 U4); 상기 제1데이타 래치 수단에 연결되어 입력되는 시호를 다중화하여 출력하는 제1멀티플렉싱 수단(U5 및 U6); 제2데이타 래치 수단(U7); 제1공통버스를 통해 상기 제2데이타 래치 수단에 연결된 제3데이타 래치 수단(U8 내지 U11); TU 단위 신호를 다중화하여 출력하는 제2멀티플렉싱 수단(입(U12) 및 U13); 입력되는 병렬 데이타를 직렬 형태로 변환하여 출력하는 제1병렬/직렬 변환 수단(U14 및 U15); 입력되는 애드방향의 직렬 데이타를 8비트의 병렬 데이타로 변환하여 출력하는 제2직렬/병렬 변환 수단(U36 및 U37); 제4데이타 래치 수단(U34 및 U35); 입력되는 신호를 다중화하여 출력하는 제3멀티플렉싱 수단(U32 및 U33); 제5데이타 래치 수단(U31); 제1공통버스를 통해 상기 제2데이타 래치 수단에 연결되고, 제2공통버스를 통해 상기 제5데이타 래치 수단에 연결된 제4멀티플렉싱 수단(U29 및 U30); 제6데이타 래치 수단(U25 내지 U28); 입력되는 신호를 다중화하여 출력하는 제5멀티플렉싱 수단(U23 및 U24); 입력되는 병렬데이타를 직렬 형태로 변환하여 출력하는 제2병렬/직렬 변환 수단(U21 및 U22); 콘넥션(Connection) 정보를 저장하기 위한 드롭 콘넥트 메모리 수단(U16) 및 애드 콘넥트 메모리 수단(U17); 상기 두 콘넥트 메모리 수단에 각각 연결된 제1 디코딩 수단(U18) 및 제2디코딩 수단(U19); 상기 각 수단의 동작에 필요한 제어신호 및 클럭을 제공하는 타이팅 생성 수단(U20)으로 구성되어, TU11 및 TU12 모두를 스위칭할 수 있으며, TDM 버스형 시분할 스위칭 구조를 사용하여 스위칭에 소요되는 시간을 최소화 한다.

    동기식 다중장치의 TU 포인터 조정지터 감소회로
    134.
    发明授权
    동기식 다중장치의 TU 포인터 조정지터 감소회로 失效
    同步多功能设备的指针控制器GITTER衰减器电路

    公开(公告)号:KR1019930011251B1

    公开(公告)日:1993-11-29

    申请号:KR1019910019365

    申请日:1991-10-31

    Abstract: The circuit decreases the tuning jitter generated in the process of the byte stuffing. The circuit comprises the elastic buffer unit which TUin and VCin receiving data can be written down or read; the first address generator unit (1) which generates a writting address by writting clock; the second address generator which provides a reading address by read clock; the buffering process unit which extracts out the bit leacking interval and calculates the stuffing generation span; and a frequency divider which provides various the divided frequency signals.

    Abstract translation: 该电路减少了字节填充过程中产生的调谐抖动。 该电路包括可以写入或读取TUin和VCin接收数据的弹性缓冲单元; 第一地址发生器单元(1),其通过写入时钟产生写入地址; 第二地址发生器,通过读时钟提供读地址; 缓冲处理单元,其提取位冲突间隔并计算填充生成跨度; 以及提供各种分频信号的分频器。

    동기식다중장치의ASP채널처리기
    135.
    发明授权
    동기식다중장치의ASP채널처리기 失效
    同步多个设备的ASP通道处理程序

    公开(公告)号:KR1019930007902B1

    公开(公告)日:1993-08-21

    申请号:KR1019910002375

    申请日:1991-02-12

    Abstract: The apparatus switches transmission line according to K1 and K2 byte of synchronous transport module(STM)-1 signal of synchronous digital multiplexer unit. The apparatus comprises a latch (1) for latching K1 and K2 byte of STM-1 frame data by a first and a second signals (K1ENR,K2ENR) and clock signal (R19M), a comparator (2) for comparing K1 and K2 byte of current frame with those of former frame, a discriminator (3) for finding that the same K1 and K2 bytes are received for 3 frames successively, and a CPU interface unit (4) for sending interrupt signal to a CPU according to output signal of the discriminating unit (3).

    Abstract translation: 该装置根据同步数字多路复用器单元的同步传输模块(STM)-1信号的K1和K2字节切换传输线。 该装置包括用于通过第一和第二信号(K1ENR,K2ENR)和时钟信号(R19M)来锁存K1和K2字节的STM-1帧数据的锁存器(1),用于比较K1和K2字节 (3),用于发现连续3帧接收到相同的K1和K2字节;以及CPU接口单元(4),用于根据以下帧的输出信号向CPU发送中断信号: 鉴别单元(3)。

    TUG2/C3 신호의 AUG 신호 형성을 위한 고속 다중 장치

    公开(公告)号:KR1019930015429A

    公开(公告)日:1993-07-24

    申请号:KR1019910026082

    申请日:1991-12-30

    Abstract: 본 발명은 동기식 전송신호를 수행하여 상위로 송출하거나 그 역과정을 수행하기 위해 각 기능들이 접속되는 신호의 최적화와 최소의 신호선으로서 각기능을 접속하고 소요되는 부품을 최소화 할뿐만 아니라 소요되는 전력의 최소화한 고속 다중회로부를 제공하는데 본 발명의 목적이 있다.
    고속다중회로부의 각기능의 접속 구성은, TUG2 회로/보드 절체기와 VC3(Virtual Container3)의 신호형성기간 접속수단, VC3 신호형성기와 AU3 포인터 처리기간 접속수단, 직렬 AUG 신호형성, 원격 로프백, 1+1 절체제어 수단, VC3 신호형성기, AU3 포인터 처리기와 BLC PLL간 접속수단 등으로 구성되는 것을 특징으로 한다.

    동기식 다중 시스팀의 AUG 신호 루프장애 감시회로

    公开(公告)号:KR1019930015427A

    公开(公告)日:1993-07-24

    申请号:KR1019910023155

    申请日:1991-12-17

    Abstract: 본 발명은 SDH(Synchronous Digital Hierachy) 기본계위인 STM-1(Synchronous Transport Module 1)신호를 형성하기 위한 AUG(Administration Unit Group) 신호의 인터페이스를 감시하기 위한 AUG 신호 루프장애 감시회로에 관한 것이다.
    따라서, 본 발명은 AUG MUX 패스 ID 삽입수단(1), STM-1 MUX 패스 ID 검출수단(3) STM-1 DEMUX 패스 ID 삽입수단(4), AUG DEMUX 패스 ID 검출수단(2)으로 구성되는 것을 특징으로 한다.

    동기식 다중화기의 포인터 해석기
    139.
    发明公开
    동기식 다중화기의 포인터 해석기 失效
    用于同步多路复用器的指针解释器

    公开(公告)号:KR1019930015416A

    公开(公告)日:1993-07-24

    申请号:KR1019910026028

    申请日:1991-12-30

    Abstract: 본 발명은 동기식 전송 시스템에서 동기 신호 전달을 위해 사용하고 있는 포인터 동기 방식에 적용되는 포인터 해석기에 관한 것으로, 수신된 포인터를 해석하여 상태 및 경보의 검출 및 포인터 조정 기능을 수행하며, 수신 부신호의 시작 위치 표시클럭을 포인터를 해석하여 만들어 내기 위한 것이다.
    따라서, 본 발명은 포인터 상태 검출수단(1), 포인터 상태 비교수단(2), 포인터 상태 판단수단(3), 포인터 조정 판단수단(4), 경보 발생수단(5), 및 부신호 시작위치 발생수단(6)으로 구성되는 것을 특징으로 한다.

Patent Agency Ranking