-
公开(公告)号：KR1020010064225A
公开(公告)日：2001-07-09
申请号：KR1019990062375
申请日：1999-12-27
Applicant: 한국전자통신연구원
IPC: H04B7/208
CPC classification number: H04L27/2601 , H04L5/0007
Abstract: PURPOSE: A device and a method for constructing an MAC(Medium Access Control) frame suitable for a wireless LAN(Local Area Network) of an OFDM(Orthogonal Frequency Division Multiplexing) method is provided to effectively process an information transmission between a mobile terminal and a base station. CONSTITUTION: A downward transmission region includes a frame header, a downward control signal transmission region and a downward data signal transmission region. An upward transmission region includes an upward competition transmission region, an upward control signal transmission region and an upward data signal transmission region. The upward competition transmission region is located in a start part of the upward transmission region in order to perform a rapid competition signal process. While implementing hardware, a spare time is secured to process a result of an upward competition section.
Abstract translation: 目的：提供一种用于构建适合于OFDM（正交频分复用）方法的无线LAN（局域网）的MAC（媒体访问控制）帧的装置和方法，以有效地处理移动终端与 一个基站。 构成：向下传输区域包括帧头，向下控制信号传输区和向下数据信号传输区。 向上传输区域包括向上竞争传输区域，向上控制信号传输区域和向上数据信号传输区域。 向上竞争传输区域位于向上传输区域的开始部分，以便执行快速竞争信号处理。 在实施硬件的同时，确保空余时间来处理向上竞争部分的结果。
-
公开(公告)号：KR1020010048717A
公开(公告)日：2001-06-15
申请号：KR1019990053516
申请日：1999-11-29
Applicant: 한국전자통신연구원
IPC: H04L5/00
Abstract: PURPOSE: A high-rate signal line coding circuit using multiplexing is provided which performs encoding without using a memory to remove a period of time required for storing and processing data and multiplexes codewords into high rate signals without varying the characteristics of the codewords. CONSTITUTION: A high-rate signal line coding circuit using multiplexing converts n 8-bit data streams into n 10-bit codeword streams. The circuit includes an encoder(110), the first multiplexer(120), and the second multiplexer(130). The encoder receives the n 8-bit data streams to convert the data streams into n 10-bit parallel codewords. The first multiplexer multiplexes the n 10-bit parallel codewords in a bit order to output 10 n-bit streams. The second multiplexer multiplexes the 10 n-bit streams output from the first multiplexer to output the n 10-bit codeword streams.
Abstract translation: 目的：提供一种使用复用的高速率信号线编码电路，其不使用存储器来执行编码，以去除存储和处理数据所需的时间段，并且将码字多路复用为高速率信号，而不改变码字的特性。 构成：使用复用的高速率信号线编码电路将n个8位数据流转换为n个10位码字流。 电路包括编码器（110），第一多路复用器（120）和第二多路复用器（130）。 编码器接收n个8位数据流，以将数据流转换为n个10位并行码字。 第一个多路复用器以位顺序复用n个10位并行码字，以输出10个n位流。 第二复用器复用从第一多路复用器输出的10个n比特流，以输出n个10比特码字流。
-
公开(公告)号：KR100277711B1
公开(公告)日：2001-01-15
申请号：KR1019980052646
申请日：1998-12-02
IPC: H04B10/60
Abstract: 1. 청구범위에 기재된 발명이 속하는 기술분야
본 발명은 광전송 시스템에서의 병렬 프레임 검출 장치에 관한 것임.
2. 발명이 해결하고자하는 과제
본 발명은 광전송 시스템의 수신단에서 STM-64 신호 등의 프레임을 검출함에 있어, STM-64 신호의 속도에 비하여 저속에서 프레임을 검출하므로써, 반도체 소자로서 쉽게 구현할 수 있는 병렬 프레임 검출 장치를 제공함에 목적이 있다.
3. 발명의 해결방법의 요지
본 발명은, 병렬 입력 신호를 리타이밍하는 제 1 및 제 2 리타이밍수단; 리타이밍된 신호를 입력받아 소정의 프레임내의 특정 바이트를 검출하는 프레임 검출수단; 검출된 특정 바이트를 부호화하는 부호화수단; 부호화된 신호의 프레임 정상 여부를 판단하고, 신호 정렬 제어신호를 출력하는 프레임 판단 및 정렬 제어수단; 및 제 1 리타이밍수단에 의해 리타이밍되어 전달된 신호의 순서를 정렬하기 위한 신호 정렬수단을 포함한다.
4. 발명의 중요한 용도
본 발명은 광전송 시스템의 수신단에서 역다중화에 이용됨.-
公开(公告)号：KR1020000037696A
公开(公告)日：2000-07-05
申请号：KR1019980052345
申请日：1998-12-01
Applicant: 한국전자통신연구원
IPC: H04L12/28
CPC classification number: H04L12/4608 , H04J13/0048 , H04L2012/5676 , H04L2012/5681
Abstract: PURPOSE: An apparatus and a method for processing a control frame of a wireless ATM LAN system are provided to generate and transmit various control signals, such as initialization, channel reservation request, retransmission request, etc., between a base station and a mobile station in the wireless ATM LAN system. CONSTITUTION: An apparatus for processing a control frame of a wireless ATM LAN system comprises a FIFO(First In First Out)(41), a signal multiplexer(42), a CRC-16 calculator(43), a walsh code allocator(44) and a control frame timing generator(45). The FIFO(41) stores the control frame information of 8 bits inputted from the external. The signal multiplexer(42) multiplexes 8 bits parallel output and AP MAC address. The CRC-16 calculator(43) calculates a cyclic redundancy check code value for the 8 bits parallel signal output from the signal multiplexer(42). The walsh code allocator(44) allocates 8 nos. walsh codes to the 8 bits parallel output signal of the CRC-16 calculator(43). The control frame timing generator(45) controls overall timing.
Abstract translation: 目的：提供一种用于处理无线ATM LAN系统的控制帧的装置和方法，以在基站和移动台之间生成和发送诸如初始化，信道预留请求，重传请求等的各种控制信号 在无线ATM LAN系统中。 构成：用于处理无线ATM LAN系统的控制帧的装置包括FIFO（先进先出）（41），信号多路复用器（42），CRC-16计算器（43），沃尔什码分配器（44） ）和控制帧定时发生器（45）。 FIFO（41）存储从外部输入的8位的控制帧信息。 信号复用器（42）复用8位并行输出和AP MAC地址。 CRC-16计算器（43）计算从信号多路复用器（42）输出的8位并行信号的循环冗余校验码值。 沃尔什码分配器（44）分配8个。 walsh编码到CRC-16计算器（43）的8位并行输出信号。 控制帧定时发生器（45）控制总体定时。
-
公开(公告)号：KR1020000021965A
公开(公告)日：2000-04-25
申请号：KR1019980041257
申请日：1998-09-30
Applicant: 한국전자통신연구원
IPC: H04L12/433
CPC classification number: H04L12/5601 , H04L2012/5607 , H04L2012/5652
Abstract: PURPOSE: A device is provided to have a transmission band of an optical band by using a frequency diffusion method, and wirelessly transmit/receive ATM(Asynchronous Transfer Mode) data with high speed in an ATM LAN(Local Area Network). CONSTITUTION: A framer device for wireless transmission/reception in data of an ATM (Asynchronous Transfer Mode) cell, comprises: a serial/parallel converter for converting transmission data of a wide-band ATM cell into N parallel channels data with low speed; a radio framer for inserting frame headers and frame tails in the converted all channels, connecting an MPDU(Mac Protocol Data Unit) divided in a channel, appointed by an outer control signal, and outputting N channel data; a quadrature code generator for generating the quadrature code; and wide-band diffusion/a compounder for diffusing the outputted N channel data to the quadrature code, respectively, adding all the diffused N channel data, making in one band limited signal, and outputting the N channel data.
Abstract translation: 目的：通过使用频率扩散方法，通过ATM LAN（局域网）以高速无线方式发送/接收ATM（异步传输模式）数据，提供了具有光带的传输频带的装置。 构成：用于在ATM（异步传输模式）单元的数据中进行无线发送/接收的成帧器装置，包括：串行/并行转换器，用于将宽带ATM信元的传输数据以低速转换成N个并行信道数据; 一个用于在转换的所有信道中插入帧头和帧尾的无线电成帧器，连接由外部控制信号指定的信道划分的MPDU（Mac协议数据单元）和输出N个信道数据; 用于产生正交码的正交码发生器; 以及用于将输出的N个通道数据扩散到正交码的宽带扩散/复合器，分别添加所有扩散的N个通道数据，使得在一个带限制信号中，并输出N个通道数据。
-
Patent Agency Ranking
公开(公告)号：KR100243695B1
公开(公告)日：2000-02-01
申请号：KR1019970057762
申请日：1997-11-03
IPC: H04B10/25
Abstract: 1. 청구범위에 기재된 발명이 속하는 기술분야
본 발명은 리셋신호를 이용한 프레임 오프셋 신호 발생 장치에 관한 것임.
2. 발명이 해결하고자하는 기술적 요지
본 발명은 안정된 소정의 주기를 갖는 프레임 오프셋 신호를 생성할 수 있고, 또한 시스템내의 타이밍 마진을 넓혀줄 수 있는 동기식 광전송 시스템의 프레임 오프셋 신호 발생 장치를 제공하는데 그 목적이 있다.
3. 발명의 해결 방법의 요지
본 발명은 마스크 신호를 출력하기 위한 마스크 신호 발생수단; 프레임 오프셋 신호 및 출력 리셋신호를 각각 출력하기 위한 프레임 오프셋 신호 발생수단; 및 마스크 신호 및 프레임 오프셋 신호를 입력받아 선택신호를 출력하기 위한 선택신호 발생수단을 포함한다.
4. 발명의 중요한 용도
본 발명은 동기식 광전송 시스템에서 안정된 주기를 갖는 프레임 오프셋 신호를 발생하는데 이용됨.-
公开(公告)号：KR100238426B1
公开(公告)日：2000-01-15
申请号：KR1019970062788
申请日：1997-11-25
IPC: H04Q11/00
Abstract: 본 발명은 도 1과 같이 입력 PCM 링크 In으로 들어오는 PCM 채널 M
1 , M
2 , ... , M
i 들이 출력 PCM 링크 Out의 임의의 타임 슬롯(T
1 ,T
2 ,...,T
o )으로 위치 바꿈 하여 나타날 수 있게 하는 종래의 타임슬롯 스위치의 개념을 확장한다.
즉, 도 2와 같이, 채널수가 r이고, 채널 데이타가 m 비트의 링크에 병렬로 분산 및 시분할 다중화되어 있는 경우에, 채널 데이타의 타임슬롯 위치를 변경할 수 있도록 하는 병렬 타임슬롯 교환에 관한 것으로, 특히, 고속의 채널 데이타의 교환에 효과적인 공간 분할 스위치를 병렬로 사용하여 타임슬롯 교환 기능을 구현하였다.-
公开(公告)号：KR1019990050352A
公开(公告)日：1999-07-05
申请号：KR1019970069471
申请日：1997-12-17
IPC: H04L12/28
Abstract: 본 발명은 10Gb/s 신호인 SDH 계위의 STM-64 데이터를 수신하여 처리하는 시험 대상 유니트에서 STM-64 데이터를 정상적으로 분석하는지 유무를 확인하기 위해서 패턴 발생기에 로딩하여 사용될 STM-64 프레임 패턴을 생성하는 장치로서, STM-64 데이터 분석을 위해서 사용자가 오버헤드 바이트를 직접 지정할 수 있으며 측정할 대상 유니트에서 STM-64 프레임 중 다중/재생 구간의 신호를 정상적으로 처리되었는지 여부를 확인할 수 있도록 B1, B2 패러티 바이트를 소프트웨어적으로 계산하여 삽입하고, 다항식을 갖는 패이로드 데이터 PRBS 패턴 중 사용자가 원하는 패턴으로 지정할 수 있으며 최종 출력은 IUT-T에서 권고한 바와 같이 7단 스크램블링하여 최종 데이터를 생성함으로써, 대상 장치에서 원하는 패턴으로 언제든지 변경이 가능한 효과가 있다.
-
公开(公告)号：KR1019990043113A
公开(公告)日：1999-06-15
申请号：KR1019970064099
申请日：1997-11-28
IPC: H04L25/52
Abstract: 재생중계기가 연속으로 연결된 망을 가진 동기식(SDH; Synchronous Digital Hierarchy) 디지탈 전송 시스템의 모든 중계기 내의 클럭 추출기의 입력 신호가 동일 패턴을 반복함으로써 패턴유도지터의 누적이 커지게 되고, 이는 중계기의 최대연결 개수를 제한하는 결정적인 요인이 된다. 본 발명은 매 중계기마다 스크램블링의 초기화를 달리하여 매 중계기에서 동일 패턴이 반복되는 것을 방지함으로써 패턴유도지터의 누적을 근본적으로 방지하고자 하며, 이를 위하여 본 발명의 스크램블링 회로는 연속적으로 연결된 재생중계기 망을 가진 동기식 디지털 전송 시스템의 스크램블링 회로에 있어서, 프레임 동기 신호에 응답하여 초기화 타이밍 신호를 발생시키는 초기화 타이밍 발생 수단; 상기 프레임 동기 신호에 응답하여 임의의 초기값을 발생시키는 초기값 발생 수단; 상기 초기화 타이밍 신호 및 상기 임의의 초기값을 입력받아 의사랜덤 이진 신호를 발생시키는 의사랜덤 이진 신호 발생 수단; 및 상기 임의의 초기값을 입력받아 소정의 동기 전송 모드 프레임 상에 상기 임의의 초기값을 삽입하는 초기값 삽입 수단을 포함하여 이루어진다.
-
公开(公告)号：KR1019990042085A
公开(公告)日：1999-06-15
申请号：KR1019970062788
申请日：1997-11-25
IPC: H04Q11/00
Abstract: 본 발명은 도 1과 같이 입력 PCM 링크 In으로 들어오는 PCM 채널 M
1 , M
2 , ... , M
i 들이 출력 PCM 링크 Out의 임의의 타임 슬롯(T
1 ,T
2 ,...,T
o )으로 위치 바꿈 하여 나타날 수 있게 하는 종래의 타임슬롯 스위치의 개념을 확장한다.
즉, 도 2와 같이, 채널수가 r이고, 채널 데이타가 m 비트의 링크에 병렬로 분산 및 시분할 다중화되어 있는 경우에, 채널 데이타의 타임슬롯 위치를 변경할 수 있도록 하는 병렬 타임슬롯 교환에 관한 것으로, 특히, 고속의 채널 데이타의 교환에 효과적인 공간 분할 스위치를 병렬로 사용하여 타임슬롯 교환 기능을 구현하였다.
-
-
-
-
-
-
-
-
-
Search Results
619
records
(took 0.022 seconds)
