-
公开(公告)号：KR1019990033050A
公开(公告)日：1999-05-15
申请号：KR1019970054292
申请日：1997-10-22
IPC: H04L12/28
Abstract: 본 발명은 ATM용 HDSL 및 차동신호 선로 가입자 단말장치에 관한 것으로서, PCI버스 제어기에 연결되며 사용자 데이터나 각종 응용 프로그램을 저장하는 호스트 메모리, 상기 호스트 메모리와 중앙 제어기 및 PCI버스에 연결되며 PCI버스의 사용권을 제어하는 PCI버스 제어기, 상기 PCI버스 제어기에 연결되며 프로세서를 구비하여 호스트 및 PCI버스 주변장치를 제어하고 터미널과 접속 기능을 수행하는 중앙제어기로 이루어진 호스트, 상기 PCI버스에 접속되어 호스트와 통신을 하고, HDSL 또는 차동신호선로와 접속되어 선로를 통한 데이터 송수신 및 신호 레벨 변환 기능을 수행하며 독자적인 RS-232 포트를 통하여 디버깅 터미널과 접속되는 HDSL 및 차동신호 선로접속 가입자 단말 정합카드, 상기 PCI버스에 접속되어 호스트에서 실행되는 응용 프로그램의 음성신 호나 영상신호를 처리하여 모니터 화면으로 출력하여 주는 기능을 수행하는 음성영상 처리카드, 상시 호스트의 중앙 제어기에 접속되어 호스트에서 실행되고 있는 프로그램을 키보드나 마우스 대신 원격제어기를 사용하여 원격 제어할 수 있는 기능을 수행하는 원격제어 정합부를 포함하여 구성함으로써, ATM 교환시스템의 HDSL 처리장치에 직접 접속될 수 있고, 중간에 아무런 변환장치가 없으므로 구성이 간단하고, 호스트에서 직접 제어할 수 있으며, 응용 프로그램에 따라 다양한 고속의 ATM 응용 서비스를 받을 수 있는 효과가 있다.
-
公开(公告)号：KR1019990000094A
公开(公告)日：1999-01-15
申请号：KR1019970022762
申请日：1997-06-02
IPC: H04L12/16
Abstract: 본 발명은 원거리 데이터 통신용 고속 디지털 가입자 회선(HDSL) 장치에 관한 것으로서, 선로 정합 기능을 수행하는 G.703(E1) 정합부(30)와, 정합부에 연결되어 송 수신 기능을 수행하는 4선식 고속 디지털 가입자 회선(HDSL) 모듈(31)과, 고속 디지털 가입자 회선(HDSL) 장치와 가입자 제어 장치 간 유지 보수 제어 메시지 송수신 기능을 수행하는 EIA-485 통신부(32), 및 상기 고속 디지털 가입자 회선(HDSL) 장치의 성능 정보 및 경보 감시, 선로 루프백 제어 기능을 수행하는 모니터 정합 회로부(33)를 구비하여 기존의 동(Copper) 가입자 선로를 사용함으로써 유지 보수가 용이하고, 별도의 선로 증설에 따른 경제적인 부담이 적고, 빠른 증설 효과를 가져 원거리 가입자에게 DS1E (2.048 Mbps) 급의 데이터 서비스를 양 방향으로 전송하여 가입자 광 선로가 상용화되기 전까지의 고속 데이터 서비스 가입자의 전송 수요를 충족시킬 수 있다.
-
公开(公告)号：KR100153941B1
公开(公告)日：1998-11-16
申请号：KR1019950055914
申请日：1995-12-23
IPC: H04L12/28
Abstract: 본 발명은 비동기 전달모드 교환기의 경보 취합장치에서 운영유지 프로세서에 경보 소스 데이터 전송방법에 관한 것으로, AGIA(경보취합장치)는 경보 발생시 및 복구시에 즉시 OMP(운영유지 프로세서)에 경보를 보고하고, OMP는 초기화시 또는 상태 관리를 위하여 필요할 때 주기적으로 AGIA를 전체 경보 테이블을 요구하며, 자신이 가지고 있는 전체 경보 소스 테이블을 OMP에 전송하는 경보 취합장치에서 OMP에 8비트 캐릭터 코드에 의한 경보 소스 데이터 전송방법에 있어서, 경보취합장치에 경보 발생시 경보 소스 데이터 전송방법에 있어서, 경보취합장치에 경보 발생시 경보 소스 데이타를 판독하여 데이터가 변경되었는지를 판단하는 제 1단계;상기 제 1단계 수행 후 변경되지 않았으면 리턴하고 변경되었으면 경보소스 수 및 상태를 저장하여 경보 상태비 트를 검사하는 제2단계; 및 상기 제2단계 수행후 기 저장된 소스 테이터와 3회 비교하여 최종 경보 여부를 결정한 후 경보 소스 비트를 갱신하고 저장하며 OMP가 초기화되거나 OMP에서 요구시 모든 경보 소스 데이터를 전송하는 제 3단계를 포함하여 이루어지는 것을 특징으로 한다.
-
公开(公告)号：KR1019970056334A
公开(公告)日：1997-07-31
申请号：KR1019950049363
申请日：1995-12-13
IPC: H04L12/24
Abstract: 본 발명은 ATM(Asyncronous Transfer Mode) 교환기에서 발생하는 경보를 8비트 캐릭터(Charater) 코드를 이용하여 신속히 처리하는 ATM 교환기에서의 경보 처리 방법에 관한 것으로, AGIA에 경보가 접수되면 발생 경보 데이터를 소스 데이터와 비교하여 경보 소스를 카운트하고, 소스 테이블을 갱신한 다음 OMP에 경보를 보고하는 제1단계; OMP로부터 특정 경보 데이터 또는 전체 경보 테이블을 요구받은 AGIA는 즉시 경보 소스 데이터를 OMP에 전송하는 제2단계; 및 경보가 복구되면 AGIA가 OMP에 복구 완료 신호를 보내어 OMP가 해당 경보를 해제하는 제3단계를 포함하는 것을 특징으로 하여 하드웨어 경보 소스를 취합하고, 취합된 경보 상태를 신속하고 효과적으로 상위 프로세서인 CCCP와 시스템 운용 유지 프로세서인 OMP에 전달하는 기능을 갖는다.
-
公开(公告)号：KR1019970056326A
公开(公告)日：1997-07-31
申请号：KR1019950048891
申请日：1995-12-12
Abstract: 본 발명은 ATM 교환시스템의 경보처리 보고 시스템에 관한 것으로, 가입자 교환 서브시스템이, 모든 가입자/중계선 정합 제어장치의 탈장, 기능장애, 그리고 전원장치의 기능 장애를 감지하는 가입자/중계선 정합 제어수단; 이중화 장치의 탈장 및 기능 장애, 전원장치의 이중화 기능 장애를 감지하는 가입자 스위치 네트워크 제어수단; 상기 가입자 스위치 네트워크 제어수단에 연결되고 셀 다중/역다중화 장치의 기능 장애를 감지하는 제1셀 다중/역다중화 제어수단; 상기 제1셀 다중/역다중화 제어수단에 연결되고 가입자 제어장애를 감지하는 가입자 제어수단; 및 상기 가입자/중계선 정합 제어수단, 가입자 스위치 네트워크 제어수단, 제1셀 다중/역다중화 제어수단, 가입자 제어수단으로부터 장애를 취합하는 제1경보 취합 수단을 구비하고, 중앙 교환 서브시스템이, 상기 가입자 스위치 네트워크 제어수단에 연결되어 이중화 장치의 탈장 및 기능 장애, 전원장치의 이중화 기능 장애를 감지하는 중앙 스위치 네트워크 제어수단; 상기 중앙 스위치 네트워크 제어수단에 연결되어 셀 다중화/역다중화를 제어하는 제2셀 다중/역다중화 제어수단; 망동기 제어를 수행하는 망동기 제어수단; 상기 중아 스위치 네트워크 제어수단, 제2셀 다중/역다중화 제어수단, 망동기 제어수단 및 제1경보 취합수단으로부터 장애를 취합하는 제2경보 취합수단; 및 상기 제2셀 다중/역다중화 제어수단 및 제2경보 취합수단으로부터 장애를 감지하여 시스템 유지보수 기능을 수행하는 시스템 유지보수 제어수단을 구비하는 것을 특징으로하는 시스템 경보 상태를 정확히 파악하고 시스템 운용 관리에 편의성을 도모하는 효과가 있다.
-
Patent Agency Ranking
-
-
公开(公告)号：KR1019970002777B1
公开(公告)日：1997-03-10
申请号：KR1019930030023
申请日：1993-12-27
IPC: H04L12/26
Abstract: There is provided a subscriber testing apparatus in ISDN. The testing apparatus includes: a TD-BUS matching unit(240) for matching TD-BUS with ASMP(ACCESS SWITCHING MAINTNANCE PROCESSOR) which is a superior processor; a control means(250) for generating a necessary controlling signal according to a control of the ASMP; a NT/LT function performing means(210) which is connected with the control means(250) and performs a measuring and testing operation; a tone generating means(211) which is connected with the control means(250) and transfers a testing tone and transfers a corresponding signal through a testing bus and then transfers a result to the control means(250); a multimeter measuring means(212) which is connected with the control means(250) and performs a corresponding test and transfers a result to the control means(250).
Abstract translation: 在ISDN中提供了用户测试装置。 测试装置包括：TD-BUS匹配单元（240），用于将TD-BUS与作为优先处理器的ASMP（访问切换维护处理器）进行匹配; 控制装置，用于根据ASMP的控制产生必要的控制信号; 与控制装置（250）连接并执行测量和测试操作的NT / LT功能执行装置（210） 与控制装置（250）连接并传送测试音并通过测试总线传送相应的信号，然后将结果传送到控制装置（250）的乐音产生装置（211）。 万用表测量装置（212），其与控制装置（250）连接并执行相应的测试并将结果传送到控制装置（250）。
-
公开(公告)号：KR1019960011705B1
公开(公告)日：1996-08-29
申请号：KR1019930027118
申请日：1993-12-09
IPC: H04M7/06
Abstract: The processor is for managing a signal terminal group with the CCS(common channel signalling) method instead of the existing CAS(channel associated signalling) method to have the function of managing itself, includes a central processer, a logic part matching device, an interrupt controller, a doubling controller controlling the doubling state of the processor and a level 1 matching device for a fast signal processing. The processor achieves detecting troubles of the signal terminal controller effectively and recovering itself to build a reliable signal network.
Abstract translation: 处理器用于使用CCS（公共信道信令）方法来管理信号终端组而不是现有的CAS（信道相关信令）方法来具有管理自身的功能，包括中央处理器，逻辑部分匹配装置，中断 控制器，控制处理器的倍增状态的倍增控制器和用于快速信号处理的1级匹配装置。 该处理器有效地实现了信号终端控制器的故障检测并恢复自身，建立了可靠的信号网络。
-
公开(公告)号：KR1019960003983B1
公开(公告)日：1996-03-25
申请号：KR1019930018155
申请日：1993-09-09
IPC: H04M3/30
Abstract: a DP bus state buffering means installed between a central processing unit, a multi-protocol communications controller and a DP bus interface unit, for receiving a DP bus occupation input signal and a DP bus clock input signal from an edge pin side of an external frame multiplexor processor to thereby output an interrupt signal; a DP bus controller connected by an internal clock and a DP bus clock signal to the DP bus state buffering means and for receiving an internal DP bus occupation input signal to thereby output an internal interrupt signal and a DP bus occupation signal; a DMAC and PIO(parallel input/output) means within the central processing unit engaged under the control of the DP bus controller; and a serial input/output means within the multi-protocol communications controller, for transmitting/receiving address and data signals, transmission requesting signal, a reception requesting signal, an acknowledging signal, a byte transmitting/receiving signal, a data transmitting/receiving completing signal, and a write signal to and from the DMAC and PIO means, and engaged under the control of the DP bus controller to be connected by the DP bus interface unit to the FMXP block.
Abstract translation: 安装在中央处理单元，多协议通信控制器和DP总线接口单元之间的DP总线状态缓冲装置，用于从外部帧的边缘引脚侧接收DP总线占用输入信号和DP总线时钟输入信号 多路复用器处理器，从而输出中断信号; DP总线控制器，其通过内部时钟和DP总线时钟信号连接到DP总线状态缓冲装置，并用于接收内部DP总线占用输入信号，从而输出内部中断信号和DP总线占用信号; DMAC和PIO（并行输入/输出）是指在DP总线控制器的控制下工作的中央处理单元; 以及多协议通信控制器内的串行输入/输出装置，用于发送/接收地址和数据信号，发送请求信号，接收请求信号，确认信号，字节发送/接收信号，数据发送/接收完成 信号和来自DMAC和PIO装置的写入信号，并在DP总线控制器的控制下接合，由DP总线接口单元连接到FMXP模块。
-
-
-
-
-
-
-
-
-
Search Results
272
records
(took 0.022 seconds)
