-
公开(公告)号：KR1019990050352A
公开(公告)日：1999-07-05
申请号：KR1019970069471
申请日：1997-12-17
IPC: H04L12/28
Abstract: 본 발명은 10Gb/s 신호인 SDH 계위의 STM-64 데이터를 수신하여 처리하는 시험 대상 유니트에서 STM-64 데이터를 정상적으로 분석하는지 유무를 확인하기 위해서 패턴 발생기에 로딩하여 사용될 STM-64 프레임 패턴을 생성하는 장치로서, STM-64 데이터 분석을 위해서 사용자가 오버헤드 바이트를 직접 지정할 수 있으며 측정할 대상 유니트에서 STM-64 프레임 중 다중/재생 구간의 신호를 정상적으로 처리되었는지 여부를 확인할 수 있도록 B1, B2 패러티 바이트를 소프트웨어적으로 계산하여 삽입하고, 다항식을 갖는 패이로드 데이터 PRBS 패턴 중 사용자가 원하는 패턴으로 지정할 수 있으며 최종 출력은 IUT-T에서 권고한 바와 같이 7단 스크램블링하여 최종 데이터를 생성함으로써, 대상 장치에서 원하는 패턴으로 언제든지 변경이 가능한 효과가 있다.
-
公开(公告)号：KR1019990043113A
公开(公告)日：1999-06-15
申请号：KR1019970064099
申请日：1997-11-28
IPC: H04L25/52
Abstract: 재생중계기가 연속으로 연결된 망을 가진 동기식(SDH; Synchronous Digital Hierarchy) 디지탈 전송 시스템의 모든 중계기 내의 클럭 추출기의 입력 신호가 동일 패턴을 반복함으로써 패턴유도지터의 누적이 커지게 되고, 이는 중계기의 최대연결 개수를 제한하는 결정적인 요인이 된다. 본 발명은 매 중계기마다 스크램블링의 초기화를 달리하여 매 중계기에서 동일 패턴이 반복되는 것을 방지함으로써 패턴유도지터의 누적을 근본적으로 방지하고자 하며, 이를 위하여 본 발명의 스크램블링 회로는 연속적으로 연결된 재생중계기 망을 가진 동기식 디지털 전송 시스템의 스크램블링 회로에 있어서, 프레임 동기 신호에 응답하여 초기화 타이밍 신호를 발생시키는 초기화 타이밍 발생 수단; 상기 프레임 동기 신호에 응답하여 임의의 초기값을 발생시키는 초기값 발생 수단; 상기 초기화 타이밍 신호 및 상기 임의의 초기값을 입력받아 의사랜덤 이진 신호를 발생시키는 의사랜덤 이진 신호 발생 수단; 및 상기 임의의 초기값을 입력받아 소정의 동기 전송 모드 프레임 상에 상기 임의의 초기값을 삽입하는 초기값 삽입 수단을 포함하여 이루어진다.
-
公开(公告)号：KR1019990042085A
公开(公告)日：1999-06-15
申请号：KR1019970062788
申请日：1997-11-25
IPC: H04Q11/00
Abstract: 본 발명은 도 1과 같이 입력 PCM 링크 In으로 들어오는 PCM 채널 M
1 , M
2 , ... , M
i 들이 출력 PCM 링크 Out의 임의의 타임 슬롯(T
1 ,T
2 ,...,T
o )으로 위치 바꿈 하여 나타날 수 있게 하는 종래의 타임슬롯 스위치의 개념을 확장한다.
즉, 도 2와 같이, 채널수가 r이고, 채널 데이타가 m 비트의 링크에 병렬로 분산 및 시분할 다중화되어 있는 경우에, 채널 데이타의 타임슬롯 위치를 변경할 수 있도록 하는 병렬 타임슬롯 교환에 관한 것으로, 특히, 고속의 채널 데이타의 교환에 효과적인 공간 분할 스위치를 병렬로 사용하여 타임슬롯 교환 기능을 구현하였다.-
公开(公告)号：KR100204062B1
公开(公告)日：1999-06-15
申请号：KR1019960069780
申请日：1996-12-21
IPC: H04M3/00
Abstract: 1. 청구범위에 기재된 발명이 속한 기술분야
저속에서 프레임 위상 정렬 가능한 프레임 위상 정렬기.
2. 발명이 해결하려고 하는 기술적 과제
위상 정렬기와 직렬 변환기에 입력되는 제어 신호(EN, RD)의 주파수를 낮추고, 글리치(Glitch)가 발생하지 않도록 하며, 위상 정렬과 신호가 복원되는 직렬 변환과정이 기준 클럭(CKr)에 동기 되도록 함.
3. 발명의 해결방법의 요지
상대적으로 저주파의 어드레스 신호 발생이 가능한 Johnson 계수기(4,5)를 이용하였으며, 또한, 계수기(4,5)의 어드레스 신호를 직접적으로 이용하지 않는 대신, 글리치(Glitch)가 없는 1비트의 저주파 제어 신호를 이용한 동기식 위상 정렬기(8,9) 및 직렬 변환기(12,13)를 이용함으로써, 별도의 데이터 재생 과정이 필요 없도록 하였다.
4. 발명의 중요한 용도
교환기 또는 중계기 내의 위상 정렬장치에 적용된다.-
公开(公告)号：KR100126091B1
公开(公告)日：1997-12-26
申请号：KR1019940033814
申请日：1994-12-12
Abstract: The present invention is to provide an apparatus for controlling transmission of AIS. The apparatus for controlling transmission of AIS according to the present invention comprises: a counter(11) for counting at every input of an added frame synchronization (AFS) signal by using the AFS signal as a clock signal; a reference counter(12) for counting at every input of reference frame synchronization (RFS) signal by using the RFS signal as a clock signal; a first flip flop(13) for receiving an output signal of said reference counter(12) as a clock signal and for outputting an AIS in response to some bits of the output signals of said counter(11); and a second flip flop(14) for receiving the RFS signal, for latching an output signal of said reference counter(12) and outputting a reset signal to said counter(11) and said reference counter(12). Thereby, the present invention can provide an apparatus for controlling transmission of alarm indication signal (AIS) to a higher layer in a SDH optical transmission system when the system does not receive a cascade signal.
Abstract translation: 本发明提供一种用于控制AIS的传输的装置。 根据本发明的用于控制AIS的传输的装置包括：计数器（11），用于通过使用AFS信号作为时钟信号在附加帧同步（AFS）信号的每个输入处进行计数; 用于通过使用RFS信号作为时钟信号在参考帧同步（RFS）信号的每个输入处进行计数的参考计数器（12） 第一触发器（13），用于接收所述参考计数器（12）的输出信号作为时钟信号，并响应于所述计数器（11）的输出信号的某些位而输出AIS; 以及用于接收RFS信号的第二触发器（14），用于锁存所述参考计数器（12）的输出信号，并将复位信号输出到所述计数器（11）和所述参考计数器（12）。 因此，本发明可以提供一种用于当系统不接收级联信号时，在SDH光传输系统中向上层控制报警指示信号（AIS）传输的装置。
-
Patent Agency Ranking
公开(公告)号：KR1019970056083A
公开(公告)日：1997-07-31
申请号：KR1019950047059
申请日：1995-12-06
Applicant: 한국전자통신연구원
IPC: H04B17/00
Abstract: 본 발명은 디지탈 무선 통신 시스템에서의 주파수의 다중경로로 인해 발생되는 반사 경로에 따른 시스템의 성능저하 문제를 해소하기 위한 것으로 특히, 기존 의 고유치 분해의 방법(SPM)을 사용하되 기존의 SPM에서 아래의 관계식에 모든 잡음 고유벡터를 적용하였던 것과 달리 잡음고유치가 '0'에 해당하는 잡음고유 벡터만을 사용하는 것을 특징으로 하는 초분해능의 지연시간 도출방법:
※SPM 관계식
이때, ｒ(＠)
ｔ 모드벡터를 전치한 것이며, ＠는 지연시간이고, ｅ
ｉ 는 ｉ번째 고유치에 해당되는 고유벡터이며, K는 샘플수이고, M은 다중반사파의 수이다.
을 제공하며, SNR에 관계없이 지연프로파일의 모양이 일정하며 각 신호의 지연시간에서 정확하게 첨두를 나타낼 수 있다.-
公开(公告)号：KR1019950012502B1
公开(公告)日：1995-10-18
申请号：KR1019930027367
申请日：1993-12-11
IPC: G06F13/10
Abstract: latching units for transmitting addresses, data, read/write signals and a chip enable signal of an external watching unit, and disconnecting the watching unit by means of a disable control signal when the power is on/off/on; an EEPROM for storing the data through the latching unit; a master ASIC for providing the disable signal to the latching unit when the power is on/off/on, and transmitting the data of the EEPROM to a plurality of ASICs through a data buffer by supplying a write address to the plurality of ASICs; a decoder for selecting the ASIC to be initialized under provision with a chip selection signal of the ASIC to be initialized from the master ASIC if the power is on/off/on; and a logic device for transmitting the signals of the EEPROM, the master ASIC, the latching unit, and the decoder.
Abstract translation: 用于发送外部观看单元的地址，数据，读/写信号和芯片使能信号的锁存单元，以及当电源接通/断开/接通时通过禁用控制信号断开观察单元; 用于通过锁存单元存储数据的EEPROM; 主ASIC，用于在电源接通/断开/接通时向锁存单元提供禁用信号;以及通过向多个ASIC提供写入地址，通过数据缓冲器将EEPROM的数据发送到多个ASIC; 解码器，用于如果电源接通/断开/接通，则选择要在初始化ASIC的ASIC被从主ASIC初始化的芯片选择信号; 以及用于发送EEPROM，主ASIC，锁存单元和解码器的信号的逻辑装置。
-
公开(公告)号：KR1019950022311A
公开(公告)日：1995-07-28
申请号：KR1019930030893
申请日：1993-12-29
Applicant: 한국전자통신연구원
IPC: H04L27/01
Abstract: 본 발명은, 현재 운용하고 있는 이동통신에서 이동 전파의 특성을 연구하기 위해 사용되는 지연 전파 측정방법인 주파후 확산기법을 응용하여 정확한 측정성능을 갖는 PN코드를 이용한 반사 음향 측정장치를 제공하는데 그 목적이 있으며, 측정에 사용될 가청 대역내의 임의의 주파수를 갖는 CW신호를 발생시키는 제1신호 발생수단(1)과, PN코드를 발생하는 제1PN 코드 발생수단(4)과, 상기 신호발생 수단(1)의 출력을 PN코드 발생수단(4)에서 만들어진 PN코드를 이용하여 위상 변조시키는 제1주파수 합성수단(2)과, 측정을 위해 설정한 크기와 광대역의 주파수 성분을 갖도록 증폭하는 파워 앰프 및 필터수단(3)을 구비한 송신수단과, 마이크를 통해 상기 송신수단에서 송신된 신호를 수신하여 필터링하고 증폭하는 필터 및 앰프 수단(5)과, 상기 필터 및 앰프수단 (5)을 거친 신호를 복조하는 슬라이딩 코릴레이터(sliding correlator;12)와, 상기 스라이딩 코릴레이터(12)로 부터 복조된 신호를 입력받아 여러 경로를 통하여 반사된 음향 신호들을 파악하는 신호처리를 수행하는 신호처리를 수행하는 신호처리수단(8)을 구비한 수신수단을 구비한다.
-
公开(公告)号：KR1019900003237B1
公开(公告)日：1990-05-11
申请号：KR1019870013890
申请日：1987-12-05
IPC: H04L7/04
Abstract: The controller for adjusting phase difference between data signal and counterclock signal includes flip-flops (FF.,FF2) for converting control data to data with 16Kb/s utilizing clock signals having freguency of 64, 32, and 16 KHz multiplexers (U1,U2) for multiplexing data with 16Kb/s from a data converter (E1), a multiplexer (E2) for generating clock sigual, and a phase controller having flip-flops (FF15,FF16) for adjusting phase difference between input data (I4,- I7) and clock signal from the multiplexer (E2).
Abstract translation: 用于调整数据信号和反时针信号之间的相位差的控制器包括用于使用具有64,32和16KHz多路复用器（U1，U2）的频率的时钟信号将控制数据转换为16Kb / s的数据的触发器（FF，FF2） ）用于从数据转换器（E1）复用16Kb / s的数据，用于产生时钟信号的多路复用器（E2）和具有用于调整输入数据（I4，...）之间的相位差的触发器（FF15，FF16）的相位控制器 I7）和来自多路复用器（E2）的时钟信号。
-
公开(公告)号：KR1020210059679A
公开(公告)日：2021-05-25
申请号：KR1020210061022
申请日：2021-05-11
Applicant: 한국전자통신연구원 , 경희대학교 산학협력단
IPC: H04N19/13 , H04N19/119 , H04N19/139 , H04N19/105 , H04N19/124 , H04N19/137 , H04N19/176 , H04N19/189 , H04N19/19 , H04N19/593
Abstract: 화면내예측부호화를이용하는부호화장치및 방법, 복호화장치및 방법이제공된다. 부호화장치는, 기정의된복수의예측블록생성방법들중 어느하나에따라현재블록의예측블록을생성하고, 차분블록의부호화여부에따라부호화정보및 차분블록중 적어도하나를엔트로피부호화하여비트스트림으로출력할수 있다.
-
-
-
-
-
-
-
-
-
Search Results
621
records
(took 0.031 seconds)
