公开(公告)号：KR100523488B1

公开(公告)日：2005-10-24

申请号：KR1020030048426

申请日：2003-07-15

Applicant: 한국전자통신연구원

Inventor： 강성수 ,  유태환 ,  이형호

IPC: H03M7/00

CPC classification number: H03M5/02 ,  H03M5/145 ,  H03M7/04

Abstract: MB810 인코더/디코더, 듀얼 모드 인코더/디코더, 및 MB810 코드 생성 방법이 개시된다. 본 발명에 따른 MB810 코드 생성 방법은, (a) 8비트 데이터로부터 10비트 코드를 생성하기 위한 이진 디지털합변량 및 교호합변량 스택으로 구성된 상태천이도상에서 12개의 상태 지점을 4×3 행렬의 형태로 구성되도록 형성하는 단계; (b) 행렬을 구성하는 소정의 상태 지점에서 10비트 코드를 출력하는 단계; (c) 행렬을 구성하는 상태 지점에 도달할 수 있는 코드들의 집합으로부터 보수쌍을 형성하는 코드들을 선택하는 단계; (d) 보수쌍을 형성하는 코드들에 존재하지 않는 상태 지점을 보충하여 12개의 상태 지점을 형성하는 코드들을 선택하는 단계; (e) 12개의 상태 지점을 형성하는 코드들 중에서 IDLE 코드를 포함하는 제어 코드를 선택하는 단계; 및 (f) 12개의 상태 지점을 형성하는 코드들 중에서 인접하는 코드들 사이의 비트 열에 의하여 IDLE 코드가 생성되는 코드들을 제거하는 단계;를 갖는다. 본 발명에 따르면, 종래의 8B/10B 코드에 비해 전송 대역폭이 감소되므로 장거리 전송이 가능하며, 종래의 8B/10B 코드 방식에 대한 변경없이 MB810 코드와 함께 적용되어 사용자가 원하는 라인 코드를 선택하도록 하는 듀얼 모드 동작을 수행할 수 있다.

公开(公告)号：KR1020030089748A

公开(公告)日：2003-11-28

申请号：KR1020020027595

申请日：2002-05-18

Applicant: 한국전자통신연구원

Inventor： 강성수 ,  강태규 ,  정해원 ,  이형호

IPC: H04J3/02

CPC classification number: H04L12/40032 ,  H04J3/047 ,  H04L12/40039 ,  H04L12/413 ,  H04L12/56 ,  Y02D50/42

Abstract: PURPOSE: An apparatus and a method for multiplexing and demultiplexing a variable-length packet are provided to obtain a statistical multiplexing effect by using a packet multiplexing method instead of a time division multiplexing method. CONSTITUTION: An apparatus for multiplexing and demultiplexing a variable-length packet includes a plurality of input buffer blocks(404), a monitor block(403), a selection control block(405), and a selection and conversion block(406). The input buffer blocks(404) are used for storing giga bit ethernet medium access frames according to a format of a giga bit media independent interface. The monitor block(403) is used for deciding operations of the input buffer blocks(404) by using the management information and the state information of 10 giga bit ethernet medium access frames. The selection control block(405) is used for generating a control signal to select one of input buffers. The selection and conversion block(406) is used for selecting one of the giga bit ethernet media access control frames according to the control signal to be converted to 10 giga bit media independent interface data.

Abstract translation: 目的：提供一种用于复用和解复用可变长度分组的装置和方法，以通过使用分组复用方法而不是时分复用方法来获得统计复用效果。 构成：用于复用和解复用可变长度分组的装置包括多个输入缓冲块（404），监视块（403），选择控制块（405）和选择和转换块（406）。 输入缓冲块（404）用于根据千兆位媒体独立接口的格式存储千兆比特以太网介质接入帧。 监视块（403）用于通过使用管理信息和10千兆位以太网介质访问帧的状态信息来确定输入缓冲块（404）的操作。 选择控制块（405）用于产生控制信号以选择输入缓冲器之一。 选择和转换块（406）用于根据要转换为10千兆位媒体独立接口数据的控制信号来选择千兆位以太网媒体访问控制帧之一。

公开(公告)号：KR1020030087366A

公开(公告)日：2003-11-14

申请号：KR1020020025393

申请日：2002-05-08

Applicant: 한국전자통신연구원

Inventor： 이종국 ,  강성수 ,  이형호

IPC: H04L12/28

CPC classification number: H04L63/0442 ,  H04L29/12311 ,  H04L61/2084 ,  H04L63/083 ,  H04W80/04

Abstract: PURPOSE: A method and system for allocating addresses through agents in a zero configuration network is provided to solve problems in the scalability of a mobile IP and the authentication of a DHCP(Dynamic Host Configuration Protocol) by applying the concept of a mobile IP agent. CONSTITUTION: A zero configuration network consists of a sender(110), a zero configuration home agent(120), and a zero configuration foreign agent(140). The sender(110) is a computer that provides and transmits data. The zero configuration home agent(120) has a basic function to allocate, authenticate, encode, and transmit an IP address. The zero configuration home agent(120) advertises itself using an ICMP(Internet Control Message Protocol) router advertisement message. The zero configuration foreign agent(140) also allocates, authenticates, encodes, and transmits an IP address as a basic function. The zero configuration foreign agent(140) publicizes itself by using a router discovery protocol.

Abstract translation: 目的：提供一种通过零配置网络中的代理分配地址的方法和系统，以通过应用移动IP代理的概念来解决移动IP的可扩展性和DHCP（动态主机配置协议）的认证中的问题。 构成：零配置网络由发送方（110），零配置归属代理（120）和零配置外部代理（140）组成。 发送方（110）是提供和发送数据的计算机。 零配置归属代理（120）具有分配，认证，编码和发送IP地址的基本功能。 零配置归属代理（120）使用ICMP（因特网控制消息协议）路由器通告消息来通告自身。 零配置外部代理（140）还分配，认证，编码和发送IP地址作为基本功能。 零配置外部代理（140）通过使用路由器发现协议来公开自身。

公开(公告)号：KR100365728B1

公开(公告)日：2002-12-27

申请号：KR1020000079048

申请日：2000-12-20

Applicant: 한국전자통신연구원

Inventor： 강성수 ,  송재호 ,  류갑열

IPC: H04L25/08

Abstract: 1. 청구범위에 기재된 발명이 속한 기술분야
본 발명은 지터/원더를 감소시키기 위한 역동기식 데이터 전송 장치 및 그 방법에 관한 것임.
2. 발명이 해결하려고 하는 기술적 과제
본 발명은, 매 HDSL 프레임마다 시간에 따라 가변되는 프레임 종료 플래그 정보 및 스터프 펄스 정보를 얻어내고, 이러한 정보에 의하여 HDSL 프레임 수효를 누적시킨 상태에서 정상상태의 스터프 비에서 벗어나는 정도를 위상 보정 값으로 시간에 따라 가변적으로 계산하여 주파수 발생기의 클럭 위상을 변화시키는데 사용함으로써, 서로 다른 방식의 시스템간 호환성을 보장하고 역동기화부 탄성 버퍼의 오버/언더 플로우의 위험성을 감소할 수 있도록 탄성 버퍼의 상태에 따라 적응적인 특성을 지니도록 하기 위한 지터/원더를 감소시키기 위한 역동기식 데이터 전송 장치 및 그 방법과 상기 방법을 실현시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체를 제공하고자 함.
3. 발명의 해결방법의 요지
본 발명은, 외부로부터 전달되는 입력신호의 클럭과 프레임 정보를 추출하기 위한 클럭 추출수단; 상기 클럭 추출수단을 통해 추출된 클럭과 프레임 정보를 입력받고, 입력 신호로부터 갭 데이터 및 갭 클럭을 추출하여 프레임 종료 플래그와 스터프 플래그를 생성하기 위한 플래그 생성수단; 상기 플래그 생성수단을 통해 출력되는 갭 데이터를 저장하고, 평활 클럭에 의해 저장된 평활 데이터를 외부로 출력하기 위한 저장수단; 상기 플래그 생성수단으로부터 전달된 캡 클럭의 위상과 상기 저장수단으로부터 전달된 평활 클럭의 위상을 비교하고, 비교된 차이 값을 필터링하여 발진 주파수의 위상을 변화시키기 위한 주파수 위상 변환수단; 상기 주파수 위상 변환수단을 통해 출력된 주파수 중에서 고주파 성분을 제거하여 상기 평활 클럭을 생성 및 제증하는 하기 위한 필터링수단; 및 상기 플래그 생성수단을 통해 전달되는 매 프레임마다 미리 설정된 주기별 위상 변화율의 평균값을 생성하여 상기 주파수 위상 변환수단으로 전달하기 위한 위상제어 데이터 생성수단을 포함함.
4. 발명의 중요한 용도
본 발명은 역동기식 데이터 전송 장치 등에 이용됨.

公开(公告)号：KR1020010064257A

公开(公告)日：2001-07-09

申请号：KR1019990062407

申请日：1999-12-27

Applicant: 한국전자통신연구원

Inventor： 이훈 ,  강성수 ,  유태환

IPC: H04L29/00

Abstract: PURPOSE: A high performance software modem platform board is provided which has an additional analog front end and digital interface to be able to serve as a modem directly and realizes a variety of modem functions within a short period of time by replacing only the analog front end. CONSTITUTION: A software modem platform board includes an analog front end for filtering an input analog signal to convert the signal into a digital signal in case of reception and converting data into an analog signal to transmit the signal through an analog filter, and the first field programmable gate array(FPGA) for performing pre-processing using clock recovery, frame clock recovery and adapted filter for the digital signal and pulse-shaping input transmission data. The platform board further has the second and third FPGAs for transmitting input data to an upper layer and carrying out an error correction pre-processing to send data transmitted from the upper layer, the first, second and third serial ROMs for storing a user program which will be downloaded to the first, second and third FPGAs, and the first, second and third digital signal processors(DSPs) for executing various operation processes for received data and carrying out IFFT for transmission data. The platform board also has a flash ROM for storing user data, a synchronous burst SRAM and synchronous DRAM for storing intermediate operation results, and a CPLD for controlling the devices and boards. Complex operations are allocated to the DSPs and simple high-speed operations and bit operations are assigned to the FPGAs to maximize operation efficiency.

Abstract translation: 目的：提供高性能软件调制解调器平台板，其具有额外的模拟前端和数字接口，能够直接用作调制解调器，并在短时间内实现各种调制解调器功能，只需将模拟前端 。 构成：软件调制解调器平板电路板包括模拟前端，用于过滤输入模拟信号，以在接收时将信号转换为数字信号，并将数据转换为模拟信号，以通过模拟滤波器传输信号，第一场 可编程门阵列（FPGA），用于使用时钟恢复进行预处理，帧时钟恢复和适用于数字信号和脉冲整形输入传输数据的滤波器。 平台板还具有用于将输入数据发送到上层的第二和第三FPGA，并执行纠错预处理以发送从上层发送的数据，第一，第二和第三串行ROM，用于存储用户程序， 将被下载到第一，第二和第三FPGA，以及第一，第二和第三数字信号处理器（DSP），用于对接收的数据执行各种操作处理并且执行用于传输数据的IFFT。 平台板还具有用于存储用户数据的闪存ROM，用于存储中间操作结果的同步突发SRAM和同步DRAM，以及用于控制设备和板的CPLD。 复杂的操作被分配给DSP，并且简单的高速操作和位操作被分配给FPGA以最大化操作效率。

公开(公告)号：KR1020010063847A

公开(公告)日：2001-07-09

申请号：KR1019990061951

申请日：1999-12-24

Applicant: 한국전자통신연구원

Inventor： 강성수 ,  유태환 ,  김재근

IPC: H04B3/03

CPC classification number: H04B1/52

Abstract: PURPOSE: An electronic hybrid circuit having an advanced trans-hybrid loss function is provided to be capable of improving trans hybrid loss without being affected by an impedance value of bi-directional two-wire signal path. CONSTITUTION: A transmission signal driving part comprises an operational amplifier(111) and a transistor(116). The first current sensing resistor(RE) is connected to an emitter of the transistor(116). A subscriber line(41) is a bi-directional 4-wire signal path and is connected serially to the first current sensing resistor(RE). The second current sensing resistor(Rc) is connected to a collector of the transistor(116). A differential amplifier(124) is connected to the collector and emitter of the transistor(116) and extracts a uni-directional 4-wire transmission signal applied to the subscriber line. A uni-directional 4-wire receiver connects an output signal of a differential amplifier(124) and a signal of the bi-directional two-wire signal path through a differential amplifier(115).

Abstract translation: 目的：提供具有先进的跨混合损耗函数的电子混合电路，以便能够改善反混合损耗而不受双向双线信号路径的阻抗值的影响。 构成：传输信号驱动部分包括运算放大器（111）和晶体管（116）。 第一电流感测电阻器（RE）连接到晶体管（116）的发射极。 用户线（41）是双向4线信号路径，并且串联连接到第一电流感测电阻（RE）。 第二电流感测电阻器（Rc）连接到晶体管（116）的集电极。 差分放大器（124）连接到晶体管（116）的集电极和发射极，并提取施加到用户线路的单向4线传输信号。 单向4线接收器通过差分放大器（115）连接差分放大器（124）的输出信号和双向双线信号路径的信号。

公开(公告)号：KR100176081B1

公开(公告)日：1999-05-01

申请号：KR1019950053969

申请日：1995-12-22

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 조재일 ,  박승현 ,  윤용섭 ,  강성수

IPC: H04N7/10

Abstract: 본 발명은 광 케이블 티비(CATV) 시스템에서 가입자가 원하는 디지탈 비디오 신호를 분배 스위칭하는 분배 스위치 네트워크의 광 전송 장치를 통해 입력되는 디지탈 비디오 데이타의 위상 지터를 흡수하여 비디오 신호를 송신하는 장치에 관한 것으로서, B3ZS로 선로 부호화되어 광 전송 장치를 통해 입력되는 비디오 신호를 NRZ 형태로 변환하고, 각 비디오 신호에 동기되어 있는 클럭을 추출하여 출력하는 B3ZS 복호 수단(11); 광 CATV 시스템 전체에 사용되는 동기 클럭을 이용하여 기준 클럭을 생성하여 출력하는 클럭 분배 수단(12); 상기 B3ZS 복호 수단(11)에서 NRZ로 변환된 비디오 데이타와 각 비디오 데이타에 동기된 추출 클럭 및 상기 클럭 분배 수단(12)에서 입력되는 기준 클럭을 이용하여 서로 위상 특성이 상이한 NRZ 비디오 데이타를 하나의 기준 클럭에 위상 정렬시켜 출력하는 위상 정렬 수단(13); 상기 위상 정렬 수단(13)의 하나의 기준 클럭에 위상 정렬되어 출력된 NRZ 비디오 데이타를 입력받아 출력하는 비디오 신호 송신 수단(14); 및 입력되는 B3ZS 비디오 신호의 유무를 검출하여 에러 발생시 에러 신호(FAULT)를 출력하는 경보 처리 수단(15)을 구비하여 광 전송 장치를 통해 분배 스위치 네트워크로 입력되는 비디오 데이타의 지터를 흡수할 수 있기 때문에 가입자로 분배 전송되는 디지탈 비디오 신호의 손실을 제거할 수 있는 효과가 있다.

公开(公告)号：KR100174403B1

公开(公告)日：1999-03-20

申请号：KR1019950039789

申请日：1995-11-04

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 박승현 ,  강성수 ,  이만섭

IPC: H04N7/16 ,  H04N7/10

Abstract: 본 발명은, CATV 시스템에서 주문형 비디오 프로그램을 제공할 수 있도록 다수의 분배센터에 프로그램을 제공할 수 있도록 구성된 중심국 장치 및 그 운용방법을 제공하는데 그 목적이 있다. 이러한 목적을 달성하기 위하여 본 발명은, 비디오 프로그램을 수신하는 제1 광전송장치(11), 비디오 신호를 입력받아 저장하는 비디오 뱅크(15), 비디오 신호를 입력받아 스위칭하여 출력하는 스위칭 수단(19), 상기 스위칭 수단(19)의 출력을 입력받아 다중화하여 출력하는 다수의 다중화기(21), 상기 다수의 다중화기(21)의 출력을 가입자 측으로 출력하며, 프로그램 요구 명령을 비롯한 가입자 측의 신호를 장치내로 입력하는 다수의 제2 광전송 장치(22), 스위칭 제어신호를 출력하고 가입자측의 과금 및 상태 정보에 따른 관리를 제어하는 주제어부(20), 및 상기 스위칭 수단(19)의 스위칭을 제어하는 스위치 제어부(23)를 포함하며, 이를 제어하는 제어 프로그램으로 이루어진다.

公开(公告)号：KR100168906B1

公开(公告)日：1999-03-20

申请号：KR1019950032884

申请日：1995-09-29

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 이찬구 ,  정철형 ,  강성수

IPC: H04N7/10

Abstract: 본 발명은 광 CATV 망에서 동기장치에 유입되는 지터를 억압하는 지터 억압 장치에 관한 것으로, 외부로부터의 지터가 유입된 신호를 입력하여 승산연산하는 승산수단(21); 상기 승산수단(21)의 승산 출력을 입력으로 하여 한 주기를 적분하는 적분수단(22); 상기 적분수단(22)으로부터의 적분된 출력신호를 일정시간내의 변화로 나타내는 미분수단(23); 상기 외부로부터의 지터가 유입된 신호와 상기 승산수단(21)으로부터의 승산출력의 위상을 비교하여 에러전압을 출력하는 위상 비교수단(24); 상기 우상 비교수단(24)으로부터의 에러 전압 출력값을 입력하여 에러전압을 평활하는 저역패스 필터(25); 상기 미분수단(23)과 상기 저역패스 필터(25)의 출력값을 입력하여 두 개의 전압을 더하거나 빼는 가감산수단26); 및 상기 가감산수단(26)에 연결되어 소정값의 안정도를 갖도록 하는 전압제어 발진수단(27)을 구비하는 것을 특징으로 한다.

公开(公告)号：KR100152227B1

公开(公告)日：1998-11-02

申请号：KR1019950033702

申请日：1995-10-02

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 김효중 ,  강성수

IPC: H04L7/04

Abstract: 본 발명은, 전부 디지털로직을 사용하여 구현이 가능하고, 별도의 아날로그소자나 발진기가 필요하지 않고, 수신단의 클럭을 이용하므로 별도의 클럭을 송신할 필요가 없는 신호 복구장치를 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명은, 신호속도 보다 2배 빠른 2배 클럭을 입력으로하여 4개의 위상 클럭을 만들어내는 4상 클럭 생성부(11), 입력신호를 재생한 후 4개의 재생신호로서 출력하는 입력신호재생부(12), 재생된 4개의 신호를 입력받아 배타적 논리합 처리한 신호를 출력하며, 재생된 신호의 최종 비교신호를 출력하는 신호 비교부(13), 최종 비교신호를 제어신호로하여 재생된 신호 중에서 하나를 선택하여 출력하는 출력신호 선택부(14), 및 위상 고정신호를 신호비교부(13)로 발송하는 위상고정부(15)를 구비하도록 하였다.