公开(公告)号：KR1019970004523A

公开(公告)日：1997-01-29

申请号：KR1019950017187

申请日：1995-06-23

Applicant: 한국전자통신연구원

Inventor： 김영균 ,  김성조 ,  김민택

IPC: H04L27/01

Abstract: 본 발명은 16/21/64 QAM 방식을 위한 이퀄라이저(equalizer) 및 그 계수 갱신 방법에 관한 것으로서, 그 제1특징은, 통신이 두절되었을 때에 등화시키는 이퀄라이저에 있어서, 제어신호에 따라 입력신호를 변환하는 신호변환부와, 상기 신호변환부에 의해 출력된 신호를 소정의 시간단위만큼씩 지연차를 두면서 소정개수의 지연된 신호를 출력하는 지연부와, 입력된 피계산 신호와 소정개수의 상기 지연부에 의해 지연되면서 출력된 각각의 신호들을 소정의 계산방법으로 계산하여 출력하는 계산부와, 상기 계산부의 출력신호와 상기 신호변환부의 출력신호를 입력받아 새로운 계수를 계산하여 현재의 계수를 갱신하여 상기 계산부로 피계산 신호로서 출력하는 계수갱신부 및 상기 계산부의 출력신호를 입력받아 전송된 심벌을 추정하여 추정된 심벌을 출력하 고 상기 신호변환부로 제어신호를 출력하는 추정제어부를 포함하는 데에 있고, 그 제2특징은, 통신이 두절되었을 때에 등화시키는 이퀄라이저의 계수 갱신방법에 있어서, 소정개수의 상수들을 소정의 값으로 초기화 하는 제1과정과, 제1입력신호와 제2입력신호를 입력받은 제2과정과, 상기 이퀄라이저의 출력값이 2개의 소정의 값 사이에 있으면 현재의 계수를 다음의 계수로 정하여 계수를 갱신하지 않고, 상기 이퀄라이저의 출력값이 상기 2개의 소정의 값 사이에 있지 않으면 상기 제1과정에서 초기화한 상수들과 상기 제2과정에서 입력받은 신호들을 기초로 하여 다음 계수를 갱신하는 제3과정 및 상기 제3과정에서 결정된 다음 계수를 출력하고 상기 제2과정으로 진행하는 제4과정을 포함하는 데에 있으며, 그러므로 그 효과는 주 모뎀과 다수개의 종 모뎀들 사이의 통신이 두절되었을 때에 훈련 시퀀스를 사용하지 않고 등화하므로 수렴 후의 잔류오차가 작고 수렴속도도 빠르다는 데에 있다.