设备内存管理单元的虚拟化方法

    公开(公告)号:CN107193759A

    公开(公告)日:2017-09-22

    申请号:CN201710255246.7

    申请日:2017-04-18

    CPC classification number: G06F12/1036

    Abstract: 本发明提供了一种设备内存管理单元的虚拟化方法,包括:复用客户机的内存管理单元作为第一层地址翻译:客户机设备页表将设备虚拟地址翻译成客户机物理地址;利用IOMMU构造第二层地址翻译:IOMMU通过IOMMU内对应设备的IO页表将客户机物理地址翻译成宿主机物理地址。本发明提出的设备内存管理单元的虚拟化方法,能够高效地虚拟化设备内存管理单元;成功地将IOMMU结合到调解直传中,利用系统IOMMU来做第二层地址翻译,淘汰了复杂低效的影子页表;不仅提高了设备内存管理单元在虚拟化下的性能,而且实现简单,对客户机完全透明,是一个通用的高效的解决方案。

    存储系统中的可变长度编码

    公开(公告)号:CN104025010B

    公开(公告)日:2016-11-16

    申请号:CN201280053506.8

    申请日:2012-09-27

    Abstract: 本发明涉及一种用于在数据存储子系统中保持映射表的系统和方法。数据存储子系统支持分别包括多个条目的多个映射表。每一个条目包括带有关键字的一个元组。数据存储控制器被配置成利用可变长度编码对映射表中的每一个元组进行编码。此外,所述映射表可以被组织成多个时间排序层级,其中每一个层级包括一个或多个映射表条目。此外,可以至少部分地基于以下各项来选择对应于给定元组的多种编码当中的特定一种编码:未编码的给定元组的尺寸,已编码的给定元组的尺寸,以及用以编码给定元组的时间。

    元数据修复方法及装置
    154.
    发明公开

    公开(公告)号:CN105808378A

    公开(公告)日:2016-07-27

    申请号:CN201610107365.3

    申请日:2016-02-26

    Inventor: 曾煜

    Abstract: 本发明实施例提供了一种元数据修复方法及装置,涉及数据存储领域,应用于存储阵列中,所述方法包括:当确定第一映射数据无损坏且第二映射数据损坏时,以第三逻辑块的大小为粒度读取每个第二逻辑块;获取粒度数据中存储的各个逻辑区块地址LBA,得到每段粒度数据所对应的LBA范围;利用LBA范围与第三逻辑块的标识之间的对应关系,确定出与每段粒度数据的LBA范围对应的第三逻辑块的标识;当第二映射数据中不存在包含确定出的所述第三逻辑块的标识的元数据时,生成由所述第三逻辑块的标识组成的元数据。解决了现有技术中元数据损坏时,通过人为加强培训无法完全杜绝违规操作且会增加很多沟通的成本的技术问题,达到了提高元数据修复效率的效果。

    处理器和区分系统管理模式条目的方法

    公开(公告)号:CN105446900A

    公开(公告)日:2016-03-30

    申请号:CN201510869158.7

    申请日:2015-12-01

    CPC classification number: G06F12/1036 G06F2212/684 G06F12/1027

    Abstract: 本发明涉及处理器和区分系统管理模式条目的方法。处理器包括:存储器,用于存储表示处理器是否处于系统管理模式(SMM)的SMM值;转译地址高速缓冲存储器(TAC),包括用于存储地址转译的多个条目,其中各条目包括SMM标识符;命中逻辑,用于将查找地址与TAC中所存储的地址转译进行比较以判断命中,仅在条目的相应SMM标识符与SMM值相匹配的情况下,命中逻辑才判断为命中;以及条目逻辑,用于选择TAC中的用于存储所确定的地址转译的条目,并且对TAC中的所选择的条目的SMM标识符进行编程以匹配SMM值。该处理器还可包括:刷新逻辑,用于区分SMM条目;以及处理逻辑,用于在进入和/或退出SMM的情况下命令进行刷新。在进入和退出SMM的情况下非SMM条目可保持在TAC中。

    用于媒体处理的硬件虚拟化

    公开(公告)号:CN102667725B

    公开(公告)日:2015-09-16

    申请号:CN201180005023.6

    申请日:2011-01-13

    Abstract: 公开了用于实施虚拟处理器的方法和系统。例如,在一个实施例中,配置成充当多个虚拟处理器的处理装置包括:第一虚拟程序空间,包括第一程序执行存储器,第一程序执行存储器包括用于运行能够支持一个或者多个非实时应用的非实时操作系统的代码;第二虚拟程序空间,包括第二程序执行存储器,第二程序执行存储器包括用于运行一个或者多个实时进程的代码;以及中央处理单元(CPU),配置成在第一操作模式和第二操作模式中操作,CPU被配置成将第一虚拟程序空间用于第一操作模式来执行操作系统和应用活动,而不使用第二虚拟程序空间,并且不明显干扰在第二操作模式中运行的一个或者多个实时进程。

    用于多个顺序地址转换的合并的TLB结构

    公开(公告)号:CN104516833A

    公开(公告)日:2015-04-15

    申请号:CN201410498401.4

    申请日:2014-09-25

    Applicant: 凯为公司

    CPC classification number: G06F12/1027 G06F12/1036 G06F2212/151

    Abstract: 本发明的各实施方式总体上涉及用于多个顺序地址转换的合并的TLB结构。具体地,一种支持虚拟化的计算机系统可以维护多个地址空间。每个客户机操作系统使用多个客户机虚拟地址(GVA),这些客户机虚拟地址被转换成多个客户机物理地址(GPA)。一个管理一个或多个客户机操作系统的超管理器将多个GPA转换成多个根物理地址(RPA)。一个合并的转换旁视缓冲器(MTLB)高速缓存该多个地址域之间的多种转换,从而使能更快速的地址转换和存储器访问。该MTLB可以作为多个不同高速缓存逻辑可寻址,并且可以被重新配置成用于将不同的空间分配给每个逻辑高速缓存。

Patent Agency Ranking