公开(公告)号：CN107562655A

公开(公告)日：2018-01-09

申请号：CN201710773983.6

申请日：2017-08-31

Applicant: 长江存储科技有限责任公司

Inventor： 鲁岩 ,  付祥 ,  曹华敏 ,  刘冰燕 ,  张黄鹏 ,  王颀

IPC: G06F12/1036

Abstract: 本申请实施例公开了一种数据存储方法和装置，所述方法包括：获取非易失性存储器的第一存储空间的初始存储地址；从所述第一存储空间的初始存储地址开始计数并存储第一数据，每存储一个所述第一数据，均在存储该第一数据对应的存储地址上加1；所述第一存储空间的比特数大于所述第一数据的比特数；当计数达到预设次数时，将存储地址加预设数目，得到第二存储空间中的预设存储地址，以从所述第二存储空间中的预设存储地址开始计数并存储第二数据，第一存储空间中存储地址的标识和第二存储空间中存储地址的标识不同。

公开(公告)号：CN107402895A

公开(公告)日：2017-11-28

申请号：CN201710631658.6

申请日：2017-07-28

Applicant: 联想(北京)有限公司

Inventor： 连政钧

IPC: G06F13/38 ,  G06F13/42 ,  G06F12/1036

CPC classification number: G06F13/385 ,  G06F12/1036 ,  G06F13/4282

Abstract: 本申请公开了一种数据传输方法、电子设备及服务器，数据传输方法应用于数据存储装置，数据存储装置上设置有PCIE接口，方法包括：利用所述数据存储装置中的PCIE接口传输目标数据。本申请通过在数据存储装置上设置PCIE接口来向其他数据存储装置传输目标数据，从而避开switch端口传输目标数据，去掉switch端口传输数据造成的传输瓶颈，由此来提高数据传输效率。

公开(公告)号：CN107273311A

公开(公告)日：2017-10-20

申请号：CN201710338065.0

申请日：2012-05-09

Applicant: 英特尔公司

Inventor： M.B.马赫森

IPC: G06F12/1009 ,  G06F12/1036 ,  G06F9/455

Abstract: 描述了用于借助多个页表执行代码的技术和系统的实施例。在实施例中，利用多个处理器的异构系统可以使用多个页表来选择性地执行可执行代码的不同版本中适当的一个。系统可以被配置为支持使用指向虚拟存储器地址的函数指针。在实施例中，诸如在取码期间，可以映射虚拟存储器地址，在实施例中，当处理器力图使用函数指针执行取码时，可以使用与该处理器相关的页表将虚拟存储器地址转换为物理存储器地址，在该物理存储器地址处可以找到可由处理器执行的代码。多个页表的使用可以允许系统在对于所指向的每一个函数仅利用一个虚拟存储器地址的同时支持函数指针。可以描述和要求保护其他实施例。

公开(公告)号：CN105637492A

公开(公告)日：2016-06-01

申请号：CN201480054508.8

申请日：2014-09-19

Applicant: 高通股份有限公司

Inventor： J·沈 ,  L·G·蔡-奥恩

IPC: G06F12/1009 ,  G06F12/1036

CPC classification number: G06F12/1027 ,  G06F12/1009 ,  G06F12/1036 ,  G06F2212/656 ,  G06F2212/683

Abstract: 用于使用物理地址输入来执行反向转换后备缓冲器(TLB)查找的方法、设备和指令，包括：利用第一处理器获得所述物理地址输入，其中，所述物理地址输入指示对应于共享存储器的物理地址；从与所述第一处理器相关联的TLB内的第一TLB条目获得与第一虚拟地址相关联的第一掩码，其中，所获得的第一掩码是比特模式；从所述第一TLB条目获得与所述共享存储器相关联的第一页帧号；将所获得的第一掩码应用到所获得的第一页帧号以生成第一值；将所获得的第一掩码应用到所获得的物理地址输入以生成第二值；以及，比较所述第一值和所述第二值以确定所述第一值和所述第二值是否匹配。

公开(公告)号：CN102792286B

公开(公告)日：2016-05-11

申请号：CN201180012866.9

申请日：2011-03-16

Applicant: 超威半导体公司

Inventor： 乌维·达诺夫斯基 ,  斯蒂芬·迪斯特尔霍斯特 ,  塞巴斯蒂安·比米勒

IPC: G06F12/1036

CPC classification number: G06F12/1036 ,  G06F2212/152

Abstract: 一种处理系统实现由管理程序管理的多个虚拟机。每个虚拟机提供用于执行一个或多个相应的客户机操作系统（OS）的环境。每个客户机OS以及管理程序本身具有使用相应的“WorldID”来标识的相关的地址空间。此外，每个虚拟机和管理程序可管理使用相应的“ASID”来标识的多个较低级的地址空间。处理系统的地址转换逻辑将当前地址空间上下文的WorldID和ASID转换成具有比原始标识符少的位的相应的WorldID和ASID搜索关键字。产生的WorldID和ASID搜索关键字用于执行一个或多个TLB查找以获得与由WorldID/ASID组合所代表的特定地址空间有关的地址映射信息。

公开(公告)号：JP2021196884A

公开(公告)日：2021-12-27

申请号：JP2020103134

申请日：2020-06-15

Applicant: 富士通株式会社

Inventor： 平本 新哉

IPC: G06F12/1036 ,  G06F12/1027

Abstract: 【課題】アドレス変換を複数のアドレス変換テーブルを用いて行なう際に、キャッシュの利用効率の低下を防ぐ。 【解決手段】アドレス変換のステージにおける最後段で利用したアドレス変換テーブル103,105の情報に対してキャッシュ制御を行ない、他のアドレス変換テーブル101,102の情報に対してはキャッシュ制御を行なわない。 【選択図】図4

公开(公告)号：JP2018536219A

公开(公告)日：2018-12-06

申请号：JP2018517291

申请日：2016-09-27

Applicant: インターナショナル・ビジネス・マシーンズ・コーポレーション ,  INTERNATIONAL BUSINESS MACHINES CORPORATION

Inventor： カプール、シャクティ

IPC: G06F9/455 ,  G06F12/1036 ,  G06F12/0862 ,  G06F12/1009

CPC classification number: G06F12/0862 ,  G06F9/45558 ,  G06F12/1009 ,  G06F12/12 ,  G06F12/123 ,  G06F2009/45583 ,  G06F2212/1021 ,  G06F2212/152 ,  G06F2212/602 ,  G06F2212/70

Abstract: 【課題】仮想マシンのページ・テーブル・キャッシュ・ラインをプリロードする方法、システム、およびコンピュータ・プログラムを提供する。 【解決手段】本明細書における実施形態は、仮想マシン(VM)の間で切り換えるコンピューティング・システムにおいて仮想−物理メモリ変換を実行するのに使用されるメモリ変換をプリロードする。プロセッサが現在のVMを実行することから新たなVMを実行することに切り換わる前に、ハイパーバイザが、その新たなVMのための以前に保存されたメモリ変換を取り出し、それらのメモリ変換をキャッシュまたはメイン・メモリにロードしてよい。このため、新たなVMが実行することを開始するとき、対応するメモリ変換は、ストレージ内にではなく、キャッシュ内にある。このため、これらのメモリ変換が、仮想−物理アドレス変換を実行するのに必要とされる場合、プロセッサは、遅いストレージ・デバイス(例えば、ハードディスク・ドライブ)からメモリ変換をプルするのを待つ必要がない。 【選択図】図2

公开(公告)号：JP6382924B2

公开(公告)日：2018-08-29

申请号：JP2016246448

申请日：2016-12-20

Applicant: グーグル エルエルシー

Inventor： エリック・ノーサップ ,  ベンジャミン・チャールズ・セレブリン

IPC: G06F12/1036 ,  G06F12/1027

CPC classification number: G06F12/1027 ,  G06F2212/152 ,  G06F2212/682 ,  G06F2212/683

公开(公告)号：JP2020514872A

公开(公告)日：2020-05-21

申请号：JP2019536949

申请日：2017-12-05

Applicant: エイアールエム リミテッド

Inventor： クルーガー、スティーブン ダグラス

IPC: G06F12/0806 ,  G06F9/455 ,  G06F12/1036

Abstract: キャッシュ(TLBまたはデータ/命令キャッシュ)からのデータに対する要求は、その要求に関連するソフトウェア実行環境に割り当てられたパーティション識別子を指定する。キャッシュへのデータの割り当ては、要求によって指定されたパーティション識別子に基づいて選択された構成情報のセットに基づいて制御される。TLBの場合、これにより、様々なソフトウェア実行環境に関連する要求に様々な割り当てポリシーを使用できる。一例では、キャッシュ割り当ては、構成情報の選択されたセットによって指定された割り当て閾値に基づいて制御され、これは対応するパーティション識別子に関連するデータを割り当てられることを許可されるキャッシュエントリの最大数を制限する。

公开(公告)号：JP6567618B2

公开(公告)日：2019-08-28

申请号：JP2017176390

申请日：2017-09-14

Applicant: インテル コーポレイション

Inventor： オハド ファリク ,  ベン−ジオン フリードマン ,  ジェイコブ ディー ドウェック ,  エリエゼル ワイスマン ,  ジェイムズ ビー クロスランド

IPC: G06F12/1009 ,  G06F12/1036