-
公开(公告)号：JP2019200450A
公开(公告)日：2019-11-21
申请号：JP2018092827
申请日：2018-05-14
Applicant: 富士通株式会社
IPC: G06F12/1036 , G06F11/34 , G06F12/14
Abstract: 【課題】仮想アドレスと該仮想アドレスを変換した結果を記憶するキャッシュが必要とする資源を抑制すること。 【解決手段】物理メモリの少なくとも一部の領域を仮想メモリとして割り当てられた仮想マシンを実行する演算処理装置であって、前記仮想マシン上で実行されるプロセスからのメモリアクセス命令および前記メモリアクセス命令のアクセス先の仮想アドレスを出力する命令制御部と、前記仮想アドレスを前記仮想メモリの実アドレスに変換し、前記実アドレスを前記物理メモリの物理アドレスに変換する変換部と、前記メモリアクセス命令と前記実アドレスの権限属性から権限違反の有無をチェックする権限チェック部と、を備える。前記権限チェック部が権限違反有りと判定したとき、前記変換部は、前記仮想アドレスを前記実アドレスに変換するとともに、前記仮想アドレスおよび前記実アドレスをログ領域に記録する。 【選択図】図3
-
公开(公告)号：JP2019507420A
公开(公告)日：2019-03-14
申请号：JP2018537625
申请日：2016-12-21
Applicant: エイアールエム リミテッド
Inventor： パーカー、ジェイソン
IPC: G06F9/455 , G06F12/1036 , G06F12/109 , G06F12/14
Abstract: データ処理装置2は、仮想アドレスVAから中間物理アドレスIPAまでの2ステージアドレス変換を管理し、中間物理アドレスIPAから物理アドレスPAへの2ステージアドレス変換を管理するメモリ管理回路18を含む。第1ステージの変換は、第2ステージの変換を行うための第2ステージの変換データ(24)を管理するハイパーバイザプログラムによって提供される仮想マシン実行環境内で実行される仮想マシンプログラムによって制御される第1ステージの変換データ(22)を用いて行われる。メモリ領域が、所与の仮想マシンにアクセス可能であるがハイパーバイザプログラムにアクセスできないデバイス領域としてもアクセス可能な仮想マシン専用領域として指定された場合、メモリ管理回路(18)は、(すなわち、中間物理アドレスは、第2ステージの変換によって変更されない可能性がある)。領域が仮想マシンのプライベート領域でもデバイス領域でもない場合、メモリ管理回路(18)は非プライベートなデバイス管理を実行する。
-
公开(公告)号：JP2018524691A
公开(公告)日：2018-08-30
申请号：JP2017564105
申请日：2016-04-28
Applicant: エイアールエム リミテッド
Inventor： パーカー、ジェイソン , グリセンスウェイト、リチャード ロイ , ローズ、アンドリュー クリストファー
IPC: G06F12/14 , G06F12/1036 , G06F12/1018
CPC classification number: G06F12/1009 , G06F9/468 , G06F12/1018 , G06F12/1036 , G06F12/1458 , G06F12/1491 , G06F21/72 , G06F21/78 , G06F2212/1044 , G06F2212/1052 , G06F2212/151 , G06F2212/651 , G06F2212/657 , G06F2212/681
Abstract: 第1アドレスを、データストア内の対応するロケーションを直接的に識別する物理アドレスへと変換するアドレス変換回路(40)と、物理アドレスによってインデックスされた1つ以上のエントリを含むテーブル(50)とを備えるデータ処理装置(20)であって、エントリの少なくとも1つが、アドレス変換回路(40)によって対応する物理アドレスに変換された第1アドレスを指定するデータ処理装置。
-
公开(公告)号：JPS6334490B2
公开(公告)日：1988-07-11
申请号：JP50204580
申请日：1980-02-28
Applicant: INTEL CORP
Inventor： KORII SUTEFUAN AARU , KOTSUKUSU JOOJI DABURYU , RATONAA JASUTEIN AARU , SUWANSON ROJAA SHII
IPC: G06F9/46 , F02B75/02 , G06F9/318 , G06F9/50 , G06F12/10 , G06F12/1036 , G06F12/1045 , G06F12/14 , G06F15/16
-
185.发明专利
公开(公告)号：JPS54161241A
公开(公告)日：1979-12-20
申请号：JP4337979
申请日：1979-04-10
Applicant: PHILIPS NV
-
Patent Agency Ranking
公开(公告)号：JPS50146229A
公开(公告)日：1975-11-22
申请号：JP4733475
申请日：1975-04-18
IPC: G06F9/46 , G06F12/10 , G06F12/1036 , G06F12/14
-
公开(公告)号：JP6916782B2
公开(公告)日：2021-08-11
申请号：JP2018517291
申请日：2016-09-27
Inventor： カプール、シャクティ
IPC: G06F9/455 , G06F12/1036 , G06F12/0862 , G06F12/1009
-
公开(公告)号：JPWO2019159472A1
公开(公告)日：2021-01-28
申请号：JP2018043083
申请日：2018-11-21
Applicant: ソニー株式会社
IPC: G06F12/1009 , G06F12/1027 , G06F12/1036
Abstract: ページ単位でアドレス変換を行うメモリ管理装置を提供する。 メモリ管理装置は、仮想アドレス空間上に定義された各リージョンのベース仮想アドレスと、物理メモリ上に置かれたリージョン毎のページテーブルのアドレスと、リージョンに定義されたページサイズ、及びリージョンサイズに関する情報をリージョン毎のエントリに保持するリージョン情報保持部と、仮想アドレスを含むリージョンに対応するページテーブルアドレスに基づいて、前記物理メモリ上の該当するページテーブルから仮想アドレスに対応する物理アドレスの情報を探索する探索部を具備する。
-
公开(公告)号：JP2019096309A
公开(公告)日：2019-06-20
申请号：JP2018213689
申请日：2018-11-14
Applicant: エイアールエム リミテッド
Inventor： アンドレアス ラース サンドバーグ , ニコス ニコレリース , プラカシュ エス.ラムラキーヤニ , シュテファン ディーシュテルホルスト
IPC: G06F12/1036 , G06F12/00 , G06F12/1027
Abstract: 【課題】記憶装置上でアドレス変換回路における古い変換の除去などのメンテナンスが行われている間に、リクエスタによるアクセスがブロックされることがない装置を提供する。 【解決手段】装置200は、リクエスタから入力アドレスを含むルックアップ動作およびメンテナンス動作のいずれか1つを受信する入力ポート210と、少なくとも1つのメンテナンス動作のメンテナンスキューを記憶するメンテナンスキュー回路220と、入力アドレスと出力アドレス空間との間の変換を出力アドレス空間に記憶するアドレス記憶装置230とを備える。装置は入力アドレスの受信に応答して、出力アドレスをメンテナンスキューに応じて提供する。メンテナンス動作の記憶に応答して、メンテナンスキュー回路は、リクエスタに肯定応答を送信する。 【選択図】図2
-
公开(公告)号：JP2019050027A
公开(公告)日：2019-03-28
申请号：JP2018217401
申请日：2018-11-20
Applicant: インテル コーポレイション
Inventor： ブラント,ジェイソン , モンデール,サンジョイ,ケイ , アーリグ,リチャード , ネイガー,ギルヴァート , ジョージ,ロバート
IPC: G06F9/455 , G06F12/1036 , G06F12/1027
Abstract: 【課題】コンテクストの切り替えでパイプラインのリソースを更に効果的に維持する。 【解決手段】本発明の1実施の形態では、ゲストソフトウェアと仮想マシンモニタとの間で切り替え、プロテクトされたロケーションへの記憶が前記切り替えを引き起こしたかを判定し、ゲストソフトウェアに対応するプロセッサリソースの他のエントリを保持しつつ、プロテクトされたロケーションに対応するプロセッサリソースの少なくとも1つのエントリを選択的にフラッシュすることを含む。 【選択図】図4
-
-
-
-
-
-
-
-
-
Search Results
988
records
(took 0.022 seconds)
