公开(公告)号：WO2020169902A1

公开(公告)日：2020-08-27

申请号：PCT/FR2020/050261

申请日：2020-02-13

Applicant: STMICROELECTRONICS (GRENOBLE 2) SAS

Inventor： PEYRARD, René

IPC: G06F13/42 ,  G06F11/10

Abstract: La présente description concerne un procédé de transmission sur bus I2C, dans lequel un premier canal du signal de données véhicule une première donnée (TDATA1, RDATA1) et un deuxième canal du même signal de données véhicule une deuxième donnée (TDATA2, RDATA2), ces deux données étant liées entre elles.

公开(公告)号：WO2014202995A1

公开(公告)日：2014-12-24

申请号：PCT/GB2014/051895

申请日：2014-06-20

Applicant: STMICROELECTRONICS (RESEARCH & DEVELOPMENT) LIMITED ,  STMICROELECTRONICS (GRENOBLE 2) SAS

Inventor： MCLEOD, Stuart ,  MELLOT, Pascal ,  GRANT, Lindsay

IPC: H01L27/146 ,  H01L31/0216 ,  H01L31/107 ,  H01L27/148

CPC classification number: H01L31/02327 ,  G01J1/4228 ,  G01J1/44 ,  G01T1/248 ,  H01L27/1443 ,  H01L27/1446 ,  H01L27/14603 ,  H01L27/14609 ,  H01L27/1461 ,  H01L27/14623 ,  H01L27/14625 ,  H01L27/14636 ,  H01L27/14643 ,  H01L27/14818 ,  H01L31/02027 ,  H01L31/02164 ,  H01L31/107 ,  H01L31/18

Abstract: A sensor includes an array (100) of Single-Photon Avalanche Diodes (SPADs) (110a - HOi). Each SPAD includes an active region (130) for the detection of incident radiation and a cover. The array is divided into two or more subsets of SPADs. The SPADs in the different subsets have covers which shield part of the active region from incident radiation to different degrees.

Abstract translation: 传感器包括单光子雪崩二极管（SPAD）（110a-110i）的阵列（100）。 每个SPAD包括用于检测入射辐射的有源区域（130）和盖子。 该阵列被分成两个或更多的SPAD子集。 不同子集中的SPAD具有将有源区域的一部分从入射辐射屏蔽到不同程度的覆盖物。

公开(公告)号：WO2012038643A1

公开(公告)日：2012-03-29

申请号：PCT/FR2011/052123

申请日：2011-09-15

Applicant: STMICROELECTRONICS (GRENOBLE 2) SAS ,  EYMARD, Frankie ,  LABYRE, Jean-Louis

Inventor： EYMARD, Frankie ,  LABYRE, Jean-Louis

IPC: H04N13/00 ,  H04N7/24 ,  H04N7/26

CPC classification number: H04N13/194 ,  H04N7/24 ,  H04N13/10 ,  H04N13/106 ,  H04N13/161 ,  H04N19/16 ,  H04N2013/0088

Abstract: L'invention concerne un procédé de transmission de deux couples consécutifs d'images comprenant les étapes suivantes: décimer chaque image (L, R) avec un rapport 2; assembler les deux images décimées (L1, R0) de chaque couple en une image composite (10'); transmettre les images composites; et reconstruire des images complètes (16) à partir des images composites. Dans la décimation, on conserve, du point de vue spatial, dans les images du deuxième couple, les informations supprimées des images du premier couple; et on reconstruit les images complètes par un traitement de désentrelacement (18) à partir des images composites.

Abstract translation: 本发明涉及一种用于传输两对连续图像的方法，包括以下步骤：将每个图像（L，R）减小2; 将每对的缩小图像（L1，R0）组装成合成图像（10'）; 传输合成图像; 以及从合成图像重构完整图像（16）。 在缩小中，从第一对的图像中删除的信息被空间地保存在第二对的图像中; 并且通过去隔行处理（18）从合成图像重建完整的图像。

公开(公告)号：WO2016005098A1

公开(公告)日：2016-01-14

申请号：PCT/EP2015/061839

申请日：2015-05-28

Applicant: STMICROELECTRONICS (GRENOBLE 2) SAS ,  STMICROELECTRONICS (CROLLES 2) SAS

Inventor： DAVEAU, Jean-Marc ,  ROCHE, Philippe ,  FUIN, Didier

IPC: G01R31/3185 ,  G01R31/317

CPC classification number: G01R31/3177 ,  G01R31/31701 ,  G01R31/31723 ,  G01R31/31724 ,  G01R31/318555

Abstract: Dispositif (5) comprenant un circuit intégré comportant un ensemble de N bascules (1 à 4) couplées en série via leur entrée de test (ti) et leur sortie de test (tq) respective de manière à former une chaîne de N bascules (1 à 4). Le dispositif (5) comprend un circuit de contrôle (7) configuré pour placer, après un mode de fonctionnement normal des bascules (1 à 4), les N bascules (1 à 4) dans un mode de test dans lequel l'entrée de test (ti) de la première bascule (1) de la chaîne est destinée à recevoir une première séquence de bits tests, une mémoire (6) configurée pour enregistrer la séquence de N valeurs délivrées par la sortie de test (tq) de la dernière bascule (4) de la chaîne, le circuit de contrôlé étant configuré pour délivrer à l'entrée de test (ti) de la première bascule (1) de la chaîne est destinée à recevoir la séquence de N valeurs mémorisées de façon à restaurer l'état des N bascules avant leur placement dans le mode de test.

Abstract translation: 一种设备（5），包括集成电路，其包括经由相应的测试输入（ti）和其测试输出（tq）串联耦合的一组N个开关（1至4），以便形成N链 开关（1至4）。 设备（5）包括控制电路（7），其配置为在开关（1至4）的正常操作模式之后将N个开关（1至4）定位在测试模式中，其中测试输入（ti） 所述链的第一开关（1）旨在接收第一测试位序列;存储器（6），被配置为存储由所述最后一个开关（4）的测试输出（tq）传送的N个值的序列， 所述链路，所述控制电路被配置为在所述测试链的所述第一交换机（1）的测试输入（ti）处传送所述N个存储值的序列，以便在所述N个开关定位之前恢复所述N个开关的状态 在测试模式下。

公开(公告)号：WO2014118148A1

公开(公告)日：2014-08-07

申请号：PCT/EP2014/051580

申请日：2014-01-28

Applicant: STMICROELECTRONICS (GRENOBLE 2) SAS

Inventor： LEBOWSKY, Fritz

IPC: H04N19/88 ,  H04N19/46 ,  H04N19/436 ,  H04N19/186 ,  H04N19/593 ,  H04N19/94

CPC classification number: H04N1/64 ,  G06T7/90 ,  H04N19/176 ,  H04N19/182 ,  H04N19/186 ,  H04N19/436 ,  H04N19/46 ,  H04N19/593 ,  H04N19/88 ,  H04N19/94

Abstract: Procédé de compression d'un signal d'image initial en un signal d'image compressé, le signal d'image initial (SIM) comportant une séquence de pixels, chaque pixel étant affecté de plusieurs composantes couleurs numériques, le procédé comprenant pour chaque composante couleur, une subdivision de la séquence de pixels(BMP) en plusieurs groupes de plusieurs pixels voisins, et pour chaque groupe d'au moins une partie des groupes, une élaboration d'un ensemble ordonné de pixels associé audit groupe comportant un ordonnancement (50) monotone des pixels du groupe en fonction du niveau de leur composante couleur, une approximation des niveaux de la composante couleur des pixels dudit ensemble par une fonction d'approximation monotone à une variable liée aux rangs des pixels ordonnés dans ledit ensemble, le signal d'image compressé (SIC) comportant, pour chaque composante couleur et pour chaque groupe de pixels appartenant à ladite au moins une partie, une information comportant des indications de position des pixels ordonnés dans ledit groupe et les caractéristiques de la fonction d'approximation associé à ce groupe.

Abstract translation: 本发明涉及一种用于将初始图像信号压缩为压缩图像信号的方法，所述初始图像信号（SIM）包括一系列像素，每个像素被分配多个数字颜色分量，所述方法包括：对于每个颜色分量 ，将像素序列（BMP）分割成多个相邻像素组，以及对于组中的至少一个部分的每组，生成与所述组相关联的预定的像素集合，包括 根据其颜色分量的水平，组的像素的单调调度（50），通过单调近似函数将所述集合的像素的颜色分量的电平近似为链接到 所述集合中的调度像素，对于每个颜色分量和对于属于所述至少一个部分的每个像素组，压缩图像信号（SIC）包括包含ind 所述组中所调度的像素的位置，以及与所述组相关联的近似函数的特征。

公开(公告)号：WO2012010812A1

公开(公告)日：2012-01-26

申请号：PCT/FR2011/051779

申请日：2011-07-22

Applicant: COMMISSARIAT A L'ENERGIE ATOMIQUE ET AUX ENERGIES ALTERNATIVES ,  STMICROELECTRONICS (GRENOBLE 2) SAS ,  POIROUX, Thierry ,  BARNOLA, Sébastien ,  MORAND, Yves

Inventor： POIROUX, Thierry ,  BARNOLA, Sébastien ,  MORAND, Yves

IPC: H01L21/8234

CPC classification number: H01L21/823468 ,  H01L21/76897 ,  H01L21/823456 ,  H01L21/823475 ,  H01L27/11 ,  H01L27/11521

Abstract: L'invention concerne un procédé de réalisation d'un circuit intégré à la surface d'un substrat qui comprend les étapes suivantes : Réalisation d'une première couche comportant des zones actives (202) et des zones d'isolation à la surface du substrat; Réalisation de zones de grilles (205) à la surface de la première couche, les zones de grille étant chacune entourée par des espaceurs isolants (211); Réalisation des électrodes de source/drain; Réalisation d'une couche en matériau diélectrique (213) entre les espaceurs isolants, la couche en matériau diélectrique présentant une surface supérieure (214) au même niveau que les surfaces supérieures (215) des zones de grille; Gravure partielle de chaque zone de grille de façon à abaisser la surface supérieure d'une première partie de chaque zone de grille; Dépôt d'une couche d'isolation en matériau diélectrique sur les premières parties des zones de grilles.

Abstract translation: 本发明涉及在衬底表面上制造集成电路的方法，其包括以下步骤：在衬底的表面上制备包括有源区和绝缘区的第一层; 在所述第一层的表面上产生栅极区域，所述栅极区域各自被绝缘间隔物包围; 产生源极/漏极; 在所述绝缘间隔物之间​​产生电介质层，所述电介质层具有与所述栅极区的上表面的上表面水平; 部分地蚀刻每个栅极区，以便降低每个栅极区的第一部分的上表面; 以及在栅极区域的第一部分上沉积绝缘介电层。

公开(公告)号：WO2012007411A1

公开(公告)日：2012-01-19

申请号：PCT/EP2011/061726

申请日：2011-07-11

Applicant: STMICROELECTRONICS (GRENOBLE 2) SAS ,  PELLERIN, Florent ,  DUMAREST, Jacques

Inventor： PELLERIN, Florent ,  DUMAREST, Jacques

IPC: G06F19/00 ,  A61J7/04

CPC classification number: H04N7/183 ,  A61J7/04 ,  G06F19/00 ,  G06F19/3462 ,  G07F9/026 ,  G07F17/0092 ,  G07G1/0036

Abstract: Device for detecting objects comprising a vessel (320) intended to contain the objects to be detected, means for capturing at least one image (301) of the vessel, means for processing said at least one captured image (312), the processing means (312) comprising detection means for detecting objects of said at least one captured image, extraction means for extracting characteristics of each detected object, generation means for generating a list of the characteristics of each detected object and a memory (313) for storing said generated list, the memory (313) also being configured to store a first reference list of object characteristics and the processing means (312) also being capable of generating a second list of characteristics from a captured image, the detection device also comprising means for comparing objects configured to compare the characteristics of each object of the second list with, respectively, the characteristics of each object of the reference list.

Abstract translation: 用于检测包括用于容纳待检测物体的容器（320）的物体的装置，用于捕获血管的至少一个图像（301）的装置，用于处理所述至少一个捕获图像（312），所述处理装置 312），包括用于检测所述至少一个拍摄图像的对象的检测装置，用于提取每个检测对象的特征的提取装置，用于生成每个检测对象的特性列表的生成装置和用于存储所述生成的列表的存储器（313） 存储器（313）还被配置为存储对象特征的第一参考列表，并且处理装置（312）还能够从捕获的图像生成特征的第二列表，所述检测装置还包括用于比较被配置的对象的装置 将第二列表的每个对象的特征分别与参考列表的每个对象的特征进行比较。

公开(公告)号：WO2010131104A2

公开(公告)日：2010-11-18

申请号：PCT/IB2010/001099

申请日：2010-05-12

Applicant: STMICROELECTRONICS (GRENOBLE 2) SAS ,  JACQUET, David ,  SCHNEIDER, Olivier

Inventor： JACQUET, David ,  SCHNEIDER, Olivier

IPC: G06F1/32 ,  G06F1/08 ,  H03L7/16

CPC classification number: G06F1/3203 ,  G06F1/324 ,  G06F1/3243 ,  G06F1/3296 ,  Y02D10/126 ,  Y02D10/152 ,  Y02D10/172

Abstract: The present invention relates to a method for controlling the activation of a circuit (PRCU) clocked by a clock signal (CLK), the method comprising a phase of activating the circuit comprising simultaneous steps of increasing a supply voltage (Vs) of the circuit until a nominal supply voltage is reached, and of increasing a frequency of the clock signal until a nominal frequency is reached, the circuit being configured for operating within a certain range of supply voltage values and a certain range of clock signal frequencies below the nominal supply voltage and the nominal frequency.

Abstract translation: 本发明涉及一种用于控制由时钟信号（CLK）定时的电路（PRCU）的激活的方法，该方法包括激活该电路的相位，包括同时增加电路的电源电压（Vs）的步骤，直到 达到标称电源电压，并且增加时钟信号的频率，直到达到额定频率，该电路被配置为在一定范围的电源电压值和低于额定电源电压的某一范围的时钟信号频率 和标称频率。

公开(公告)号：WO2010128405A1

公开(公告)日：2010-11-11

申请号：PCT/IB2010/001402

申请日：2010-05-05

Applicant: STMICROELECTRONICS (GRENOBLE 2) SAS ,  THEVENON, Julien ,  PERRIN, Antoine

Inventor： THEVENON, Julien ,  PERRIN, Antoine

IPC: H04L12/26

CPC classification number: H04L43/50

Abstract: The invention relates to a method for following up a transaction in a network (SOC) comprising at least one node (ND1, ND2, ND3) and at least two data transmission links connected to the node and managed in accordance with at least one data transmission protocol, the method comprising picking up transactions during their transmission by links of the network, converting the transactions picked up into a same format, memorizing converted transactions, so as to be able to identify a link where each memorized transaction has been picked up, and comparing a converted transaction and to be correlated with memorized transactions, the transaction to be correlated being correlated with a memorized transaction if the comparison reveals a correspondence between the transactions to be correlated and memorized.

Abstract translation: 本发明涉及一种用于跟踪包括至少一个节点（ND1，ND2，ND3）和至少两个数据传输链路的网络（SOC）的方法，所述至少两个数据传输链路连接到该节点并根据至少一个数据传输 协议，该方法包括在通过网络的链路传输期间拾取交易，将所拾取的交易转换成相同的格式，记住转换的交易，以便能够识别每个记忆交易被拾取的链接，以及 比较转换的交易并与存储交易相关联，如果比较显示要相关和记忆的交易之间的对应关系，则要相关的交易与记忆交易相关。

公开(公告)号：WO2010112983A1

公开(公告)日：2010-10-07

申请号：PCT/IB2009/053463

申请日：2009-03-31

Applicant: STMICROELECTRONICS (GRENOBLE 2) SAS ,  COFFY, Romain ,  SAUTY, Jean-François

Inventor： COFFY, Romain ,  SAUTY, Jean-François

IPC: H01L23/49

CPC classification number: H01L24/85 ,  H01L21/565 ,  H01L23/3121 ,  H01L23/49816 ,  H01L24/05 ,  H01L24/45 ,  H01L24/48 ,  H01L24/97 ,  H01L2224/02126 ,  H01L2224/02166 ,  H01L2224/04042 ,  H01L2224/05624 ,  H01L2224/05647 ,  H01L2224/274 ,  H01L2224/45015 ,  H01L2224/45144 ,  H01L2224/45147 ,  H01L2224/45164 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/48465 ,  H01L2224/48624 ,  H01L2224/48647 ,  H01L2224/48824 ,  H01L2224/48847 ,  H01L2224/85375 ,  H01L2224/8592 ,  H01L2224/97 ,  H01L2924/00014 ,  H01L2924/01013 ,  H01L2924/01022 ,  H01L2924/01024 ,  H01L2924/01028 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01046 ,  H01L2924/01047 ,  H01L2924/0105 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/01202 ,  H01L2924/15311 ,  H01L2924/15313 ,  H01L2924/181 ,  H01L2924/20752 ,  Y10T29/49126 ,  H01L2224/85 ,  H01L2924/01204 ,  H01L2224/78 ,  H01L2924/00 ,  H01L2924/00012

Abstract: The invention concerns a semiconductor package comprising a semiconductor die (3) attached to a support (2) having electrically conductive paths, (6) said semiconductor die having a bond-pad (4) electrically connected to an electrically conductive path (6) on said support by a wire-bond (7) of a first metallic composition, such as an alloy of copper, said wire-bond and said bond-pad being coated with a protection layer (40) of a second metallic composition, such as an alloy of nickel.

Abstract translation: 本发明涉及一种半导体封装，其包括连接到具有导电路径的支撑体（2）的半导体管芯（3），（6）所述半导体管芯具有电连接到导电路径（6）上的接合焊盘（4） 所述支撑体通过第一金属组合物（例如铜合金）的引线键合（7），所述引线接合和所述接合焊盘涂覆有第二金属组合物的保护层（40），例如 镍合金。