公开(公告)号：WO2002082538A1

公开(公告)日：2002-10-17

申请号：PCT/FR2002/001189

申请日：2002-04-05

Applicant: STMICROELECTRONICS S.A.

Inventor： BORET, Samuel

IPC: H01L23/64

CPC classification number: H01L23/645 ,  H01F17/0006 ,  H01L23/5227 ,  H01L23/5283 ,  H01L2924/0002 ,  H01L2924/00

Abstract: L'invention concerne une inductance formée dans des niveaux de métallisation (Mn, Vn, Mn+1) d'un circuit intégré et s'enroulant dans un plan parallèle à une surface principale du circuit intégré, caractérisée en ce que chaque spire de l'inductance comportant dans un plan perpendiculaire à la surface principale du circuit intégré : dans un premier niveau de métallisation (Mn), des lignes conductrices inférieures parallèles (211, 212, 213) s'étendant le long du motif de l'inductance ; dans un deuxième niveau (Vn), des vias (231, 232, 233, 234, 235, 236), chaque ligne conductrice sous-jacente étant associée à au moins deux vias ; et, dans un troisième niveau de métallisation (Mn+1), des lignes conductrices supérieures (251, 252, 253, 254) interconnectées aux lignes conductrices sous-jacentes par l'intermédiaire des vias, les lignes conductrices inférieures et supérieures étant décalées les unes par rapport aux autres de façon à assurer la continuité électrique.

Abstract translation: 本发明涉及在集成电路的金属层（Mn，Vn，Mn + 1）中形成的并且在与集成电路的主表面平行的平面中缠绕的电感。 本发明的特征在于，电感的每个绕组包括在与集成电路主表面垂直的平面中：在第一金属层（Mn）中，沿着电感图案延伸的平行的下导电线（211,212,213）; 在第二金属层（Vn）中，馈通（231,232,233,234,235,236），每个下面的导线与至少两个馈通相关联; 并且在第三金属层（Mn + 1）中，经由所述馈通互连到所述下层导线的上导线（251,252,253,254），所述下导电线和所述上导线相对于彼此偏移，以确保 电气连续性。

公开(公告)号：WO2001015082A1

公开(公告)日：2001-03-01

申请号：PCT/FR2000002356

申请日：2000-08-22

Applicant: STMICROELECTRONICS S.A. ,  MONNIER, Philippe ,  SEIGNERET, Franck ,  CHIARUZZI, Emmanuel

Inventor： STMICROELECTRONICS S.A.

IPC: G06T3/40

CPC classification number: H04N7/0132 ,  G06T3/40

Abstract: The invention relates to a method and a system for treating digital images. The inventive method comprises a stage in which the width of the image is compared with a predetermined width (L). If the width of the image is greater than the predetermined width (L), the following stages are then carried out: a sequencing stage in which a memory is read in bands of said width (L) and of a height equal to that of the image; a vertical conversion calculation stage; a horizontal conversion calculation stage; and a writing stage in bands, in a memory.

Abstract translation: 本发明涉及一种用于处理数字图像的方法和系统。 本发明的方法包括将图像的宽度与预定宽度（L）进行比较的阶段。 如果图像的宽度大于预定宽度（L），则执行以下阶段：排序阶段，其中在所述宽度（L）的带中读取存储器，并且高度等于 图片; 垂直转换计算阶段; 水平转换计算阶段; 和一个写在舞台上的乐队，在一个记忆中。

公开(公告)号：WO2004046928A1

公开(公告)日：2004-06-03

申请号：PCT/FR2002/003909

申请日：2002-11-14

Applicant: STMICROELECTRONICS S.A. ,  ROBERT, Catherine ,  ROBERT, Xavier ,  BARBIERO, Jehan-Philippe

Inventor： ROBERT, Catherine ,  ROBERT, Xavier ,  BARBIERO, Jehan-Philippe

IPC: G06F11/28

CPC classification number: G06F11/2236 ,  G06F11/28 ,  G06F11/3024 ,  G06F11/3065

Abstract: L'invention concerne un procédé de transmission de messages numériques par des bornes de sortie (22) d'un circuit de surveillance (18) intégré à un microprocesseur (12), des messages numériques étant représentatifs de premiers événements spécifiques dépendant de l'exécution d'une suite d'instructions par le microprocesseur, comprenant les étapes consistant à transmettre au circuit de surveillance par des accès dédiés un signal de requête pour l'envoi d'un message associé à un événement spécifique parmi des seconds événements spécifiques indépendants de l'exécution de la suite d'instructions par le microprocesseur et un signal de données caractéristiques associées audit événement spécifique; amener le circuit de surveillance à lire ledit message de requête et, si des conditions de gestion de ressources sont remplies, à émettre par un accès dédié un message d'accusé de réception et à mémoriser ledit signal de données caractéristiques; et transmettre un message numérique représentatif du signal de données caractéristiques mémorisé.

Abstract translation: 本发明涉及一种用于通过集成到微处理器（12）中的监视电路（18）的输出端（22）传输数字消息的方法，所述数字消息代表依赖的第一特定事件 在微处理器执行一系列指令时。 本发明的方法在于：通过专用接入点将以下信号发送到监控电路，即（i）用于发送与第二特定事件相关联的消息的请求信号，该消息独立于第 由微处理器执行一系列指令，以及（ii）包括与上述特定事件相关联的特征数据的信号; 强制监视电路读取请求消息，如果满足资源管理条件，则发送确认消息并存储所述特征数据信号; 以及发送表示所存储的特征数据信号的数字消息。

公开(公告)号：WO2003069774A2

公开(公告)日：2003-08-21

申请号：PCT/FR2003/000473

申请日：2003-02-14

Applicant: STMICROELECTRONICS S.A. ,  BELOT, Didier ,  PERSECHINI, Pascal

Inventor： BELOT, Didier ,  PERSECHINI, Pascal

IPC: H03F1/30

CPC classification number: H03F1/32 ,  H03F1/302 ,  H03F2200/294 ,  H03F2200/372

Abstract: L'invention concerne un transconducteur, comportant des moyens pour sélectionner automatiquement un fonctionnement non-linéaire de classe A ou un fonctionnement linéaire de classe AB à partir d'un signal d'entrée à traiter, et pour ajuster automatiquement le courant prélevé sur une alimentation à un niveau nécessaire à son fonctionnement.

Abstract translation: 本发明涉及一种跨导体，包括用于从用于处理的输入信号自动选择A类的非线性函数或AB类的线性函数的装置，以及用于自动调整从供给到所需功能所需的电平的电流 它们。

公开(公告)号：WO2003069630A2

公开(公告)日：2003-08-21

申请号：PCT/FR2003/000446

申请日：2003-02-11

Applicant: STMicroelectronics S.A. ,  WUIDART, Luc ,  BARDOUILLET, Michel ,  MALHERBE, Alexandre

Inventor： WUIDART, Luc ,  BARDOUILLET, Michel ,  MALHERBE, Alexandre

IPC: G11C17/14

CPC classification number: G11C17/14 ,  G11C16/22

Abstract: L'invention concerne une cellule mémoire à programmation unique et son procédé de programmation, comportant un transistor de programmation (MN) en série avec une résistance de programmation (Rp) en silicium polycristallin constituant l'élément de mémorisation, la programmation étant non destructrice de la résistance en silicium polycristallin.

Abstract translation: 本发明涉及一次性可编程存储单元及其编程方法。 本发明包括与形成存储元件的多晶硅编程电阻器（Rp）串联布置的编程晶体管（MN）。 根据本发明，编程对于多晶硅电阻器是非破坏性的。

公开(公告)号：WO2003056834A2

公开(公告)日：2003-07-10

申请号：PCT/FR2002/004580

申请日：2002-12-27

Applicant: STMICROELECTRONICS S.A. ,  NICOLAÏ, Jean ,  RIMPAULT, Marie

Inventor： NICOLAÏ, Jean ,  RIMPAULT, Marie

IPC: H04N7/26

CPC classification number: G06T3/4023 ,  H04N19/85

Abstract: L’invention concerne un procédé et un circuit de sous-échantillonnage de données image pixelisées regroupées par blocs se chevauchant, consistant à lire, ligne par ligne, une mémoire image (M1) contenant l’image pixelisée, à accumuler autant de lignes que le prévoit le rapport de sous-échantillonnage dans le sens vertical, en utilisant autant de groupes d’accumulateurs (Aij) qu’il y a de blocs dans le sens horizontal de l’image et autant d’accumulateurs par groupe que le prévoit le rapport de sous-échantillonnage dans le sens horizontal, et à mémoriser les valeurs accumulées dans autant de mémoires de résultant (MR) qu’il y a de groupes d’accumulateurs, chaque mémoire de résultat contenant des matrices sous-échantillonnées d’un nombre de blocs correspondant au nombre de blocs se chevauchant dans la direction verticale.

Abstract translation: 本发明涉及一种用于对重叠块中组装的像素化图像数据进行二次取样的方法和电路，其中包括逐行读取包含像素化图像的显示缓冲存储器（M1），其累积尽可能多的行 使用与图像水平方向上的块和在水平方向上的次采样比所要求的每组多个累加器一样多的累加器组（Aij），并且存储在垂直方向上的子采样比 与存在组的多个结果存储单元（MR）一样多的累积值，每个结果存储单元包含与在垂直方向上重叠的块数相对应的多个块的子采样矩阵。

公开(公告)号：WO2003056519A2

公开(公告)日：2003-07-10

申请号：PCT/FR2002/004579

申请日：2002-12-27

Applicant: STMICROELECTRONICS S.A. ,  NICOLAÏ, Jean ,  RIMPAULT, Marie

Inventor： NICOLAÏ, Jean ,  RIMPAULT, Marie

IPC: G06T9/00

CPC classification number: G06T9/001

Abstract: L'invention concerne le stockage de valeurs d'un bloc de référence et de sept isométries utilisés dans un procédé de compression fractale d'image, dans lequel on utilise quatre zones de mémoire (Ml, M2, M3, M4) de tailles identiques dans lesquelles sont respectivement stockées l'identité, et trois premières isométries correspondant aux isométries de symétrie par rapport à l'axe vertical, de rotation de 270°, et de rotation de 90°

Abstract translation: 本发明涉及在图像分形压缩过程中使用的参考块和七个等角度的值的存储，其中使用具有相同尺寸的四个存储区（M1，M2，M3，M4），其中分别存储身份，三个 第一等距对称相对于垂直轴对称等距，旋转270°，旋转90°。

公开(公告)号：WO2002082448A1

公开(公告)日：2002-10-17

申请号：PCT/FR2002/001192

申请日：2002-04-04

Applicant: STMICROELECTRONICS S.A. ,  BARDOUILLET, Michel ,  WUIDART, Luc

Inventor： BARDOUILLET, Michel ,  WUIDART, Luc

IPC: G11C5/00

CPC classification number: G11C5/00 ,  G11C8/20 ,  H03K5/15066 ,  H03K5/19

Abstract: L'invention concerne un procédé et un circuit (1) d'identification de type réseau de paramètres physiques contenus dans une puce de circuit intégré, comportant une unique borne (2) d'entrée d'application d'un signal (E) de déclenchement d'une identification, des bornes (3 1 , 3 2 , ..., 3 i-1 , 3 i , ..., 3 n-1 , 3 n ) de sortie propres à délivrer un code binaire (B 1 , B 2 , ..., B i-1 , B i , ..., B n-1 , B n ) d'identification, des premiers chemins électriques (P 1 , P 2 , ..., P i , ..., P n ) relaint individuellement ladite borne d'entrée à chaque borne de sortie, et des moyens (4, 5 1 , 5 2 , ..., 5 i , ..., 5 n ) de prise en compte simultanée des états binaires présents en sortie des chemins électriques, chaque chemin apportant un retard sensible aux dispertions technologiques et/ou de procédé de fabrication du circuit intégré.

Abstract translation: 本发明涉及包含在集成电路芯片中的网络类型参数的识别方法和电路（1），包括用于施加触发识别的信号（E）的单个输入端（2），输出端（31,32） （B1，B2，Bi-1，Bi，...，Bn-1，Bn）的第一电路（P1，P2，...， Pi，Pn），将所述输入端子分别连接到每个输出端子，以及用于同时对存在于电路径的输出中的二进制状态进行积分的装置（4,51,52,5i，5n），每个路径输入延迟 对技术分散和/或集成电路制造方法敏感。

公开(公告)号：WO2002063821A1

公开(公告)日：2002-08-15

申请号：PCT/FR2002/000453

申请日：2002-02-06

Applicant: STMICROELECTRONICS S.A. ,  ROMAIN, Fabrice ,  TEGLIA, Yannick

Inventor： ROMAIN, Fabrice ,  TEGLIA, Yannick

IPC: H04L9/06

CPC classification number: H04L9/0625 ,  G06F2207/7219 ,  H04L9/003 ,  H04L2209/046 ,  H04L2209/24

Abstract: L'invention concerne un procédé cryptographique sécurisé comprenant N rondes de calcul réalisées successivement pour obtenir une donnée de sortie à partir d'une donnée d'entrée et d'une clé secrète. Selon l'invention: on réalise un premier niveau de masquage pour masquer la donnée d'entrée de sorte que chaque donnée utilisée ou produite par une ronde de calcul soit masquée, et on réalise un deuxième niveau de masquage pour masquer des données manipulées à l'intérieur de chaque ronde de calcul. L'invention concerne également un composant électronique utilisant un tel procédé. L'invention est notamment intéressante pour des application de type bancaire ou plus généralement de type transfert sécurisé.

Abstract translation: 本发明涉及一种安全密码方法，包括连续进行的N个循环的计算以获得输入和秘密密钥的输出。 本发明的特征在于它包括：产生第一屏蔽电平以屏蔽输入，使得应该屏蔽由计算周期使用或产生的每个数据，并产生第二掩蔽电平以屏蔽在每个计算周期内操纵的数据 。 本发明还涉及使用这种方法的电子部件。 本发明对于银行交易或更一般地安全的转移操作特别有趣。

公开(公告)号：WO2002063692A1

公开(公告)日：2002-08-15

申请号：PCT/FR2002/000423

申请日：2002-02-04

Applicant: STMICROELECTRONICS S.A. ,  BELOT, Didier

Inventor： BELOT, Didier

IPC: H01L29/06

CPC classification number: H01L29/0603 ,  H01L27/0248 ,  H01L2924/0002 ,  H01L2924/00

Abstract: L'invention concerne une structure de protection d'une première zone d'une tranche semiconductrice comprenant un substrat (11) d'un premier type de conductivité contre des parasites haute fréquence susceptibles d'être injectés à partir de composants formés dans la partie supérieure d'une deuxième zone de la tranche, comprenant un mur très fortement dopé du premier type de conductivité ayant sensiblement la profondeur de ladite partie supérieure, caractérisée en ce que ledit mur est divisé en trois bandes (21) fortement dopées du premier type de conductivité séparées et encadrées par des bandes intermédiaires (23) moyennement dopées du premier type de conductivité, la distance entre les bandes extrêmes fortement dopées étant de l'ordre de grandeur de l'épaisseur du substrat.

Abstract translation: 本发明涉及一种用于保护半导体晶片的第一区域的结构，该半导体晶片的第一区域包括具有第一类型导电性的衬底（11），以防止易于从形成在晶片的第二区域的上部的部件注入的高频干扰 具有基本上所述上部深度的第一类型导电性的高度掺杂的壁。 本发明的特征在于，所述壁被分为由第一类型导电性的中等掺杂中间条带（23）分离并包围的第一类型电导率的三个高度掺杂条带（21） 掺杂的端部条具有基板厚度的数量级。