公开(公告)号：KR100436022B1

公开(公告)日：2004-06-12

申请号：KR1020020022561

申请日：2002-04-24

Applicant: (주) 래트론

Inventor： 박진채 ,  우동찬

IPC: H02K13/14

Abstract: PURPOSE: A noise attenuation type vibration motor and a laminated type varistor are provided to remove the over-current due to the noise generated between a brush and a commutator by using the varistor. CONSTITUTION: A noise attenuation type vibration motor includes a stator and a rotor. The stator is fixed on a substrate(12). The rotor is installed at a predetermined position apart from the stator. The rotor is used for generating the vibration by using the eccentric mass. The current is generated by a contact between commutator connected to the rotor and a brush connected to the substrate(12). One of an input pattern(12a) and an output pattern(12b) is electrically connected to one of input terminals(110a,120a) of a chip type varistor(100). The other one of the input pattern(12a) and the output pattern(12b) is electrically connected to one of ground terminals(130a,140a) of the chip type varistor(100).

Abstract translation: 目的：提供一种噪音衰减型振动电机和层压型压敏电阻，以消除由于使用压敏电阻在电刷和换向器之间产生的噪音而引起的过电流。 组成：一种噪声衰减型振动电机包括一个定子和一个转子。 定子固定在基板（12）上。 转子安装在离开定子的预定位置。 转子用于通过使用偏心质量来产生振动。 电流由连接到转子的换向器和连接到基板（12）的电刷之间的接触产生。 输入图案（12a）和输出图案（12b）中的一个电连接到芯片型变阻器（100）的输入端子（110a，120a）中的一个。 输入图案（12a）和输出图案（12b）中的另一个电连接到芯片型变阻器（100）的一个接地端子（130a，140a）。

公开(公告)号：KR100436021B1

公开(公告)日：2004-06-12

申请号：KR1020020002386

申请日：2002-01-15

Applicant: (주) 래트론

Inventor： 김진호 ,  김철홍 ,  박진채 ,  우동찬

IPC: H01C7/10

Abstract: PURPOSE: A zinc oxide varistor making method is provided to be easy to adjust an addition amount and an addition ratio and to be capable of realizing an optimum addition amount. CONSTITUTION: A zinc oxide varistor making method includes measuring and mixing material such as ZnO, Bi2O3, Sb2O3, Mn3O4, Co3O4 and Cr2O3, measuring AIK(SO4)2-12H2O, adding and mixing the measured AIK(SO4)2-12H2O to the material mixture, and performing grinding, driving, shaping and sintering processes after calcining the mixture. The AIK(SO4)2-12H2O is added at a water solution state. An addition amount of the AIK(SO4)2-12H2O is below 0.01wt%.

Abstract translation: 目的：提供一种氧化锌变阻器制造方法，以容易调节添加量和添加比例，并且能够实现最佳添加量。 一种氧化锌变阻器的制造方法，包括测量和混合如ZnO，Bi2O3，Sb2O3，Mn3O4，Co3O4和Cr2O3的材料，测量AIK（SO4）2-12H2O，将测量的AIK（SO4）2-12H2O加入并混合 材料混合物，并且在煅烧混合物之后执行研磨，驱动，成型和烧结过程。 AIK（SO 4）2-12H 2 O以水溶液状态加入。 AIK（SO 4）2·12H 2 O的添加量低于0.01重量％。

公开(公告)号：KR100564292B1

公开(公告)日：2006-03-27

申请号：KR1020040051534

申请日：2004-07-02

Applicant: (주) 래트론

Inventor： 우동찬 ,  박진채 ,  이충국 ,  홍성용

IPC: H01F27/00 ,  H03H9/54

Abstract: 본 발명은 표면실장형 분포정수형 필터에 관한 것으로서, 유전물질로 구성되며, 상하로 순차적으로 적층되는 제1 및 제2 유전체층들; 상기 제1 유전체층의 상부에 형성되며, 입출력단들이 상기 제1 유전체층의 측변들까지 연장된 제1 신호라인 패턴; 상기 제1 유전체층의 상부에 형성되며, 일단부가 상기 제1 유전체층의 측변까지 연장되는 제1 접지라인 패턴; 상기 제2 유전체층의 상부에 형성되며, 입출력단들이 상기 제2 유전체층의 측변들까지 연장되고, 본체부가 상기 제1 접지라인 패턴과 중첩되는 제2 신호라인 패턴; 상기 제2 유전체층의 상부에 형성되며, 일단부가 상기 제2 유전체층의 측변까지 연장되고, 본체부가 상기 제1 신호라인 패턴과 중첩되는 제2 접지라인 패턴; 상기 제1 및 제2 유전체층들의 일측면에 부착되어 상기 제1 및 제2 신호라인 패턴들의 입력단들을 서로 전기적으로 연결시키는 제1 외부의 신호전극; 상기 제1 및 제2 유전체층들의 타측면에 형성되어 상기 제1 및 제2 신호라인 패턴들의 출력단들을 서로 전기적으로 연결시키는 제2 외부의 신호전극; 및 상기 제1 및 제2 유전체층들의 또 다른 측면에 부착되어 상기 제2 접지라인 패턴의 일단부와 접속된 외부의 접지전극을 구비함으로써 필터의 감쇠 특성이 향상되고, 제조 공정이 간단해진다.

公开(公告)号：KR1020060002488A

公开(公告)日：2006-01-09

申请号：KR1020040051535

申请日：2004-07-02

Applicant: (주) 래트론

Inventor： 우동찬 ,  박진채 ,  이충국

IPC: H01C7/10

Abstract: 본 발명은 고주파 노이즈와 정전기를 차단하는 배리스터에 관한 것으로서, 금속산화물들의 혼합물질로 구성되며 입출력단들이 제1 및 제2 측면들까지 연장된 제1 신호라인 패턴 및 일단이 제3 측면까지 연장된 제1 접지라인 패턴이 상부에 형성된 제1 배리스터 시트와, 상기 제1 배리스터 시트의 하부에 적층되며 금속산화물들의 혼합물질로 구성되고 입출력단들이 제1 및 제2 측면들까지 연장되고 상기 제1 접지라인 패턴과 중첩되는 제2 신호라인 패턴 및 일단이 제3 측면까지 연장되고 상기 제1 신호라인 패턴과 중첩되는 제2 접지라인 패턴이 상부에 형성된 제2 배리스터 시트와, 상기 제1 및 제2 배리스터 시트들의 제1 측면들에 접착되며 상기 제1 및 제2 신호라인 패턴들의 입력단들에 전기적으로 연결된 제1 신호전극 부재와, 상기 제1 및 제2 배리스터 시트들의 제2 측면들에 접착되며 상기 제1 및 제2 신호라인 패턴들의 출력단들에 전기적으로 연결된 제2 신호전극 부재, 및 상기 제1 배리스터 시트의 제3 측면과 상기 제2 배리스터 시트의 제4 측면에 접착되며 상기 제1 접지라인 패턴의 일단에 전기적으로 연결된 제1 접지전극 부재를 구비함으로써 고주파 노이즈와 정전기를 차단한다.

公开(公告)号：KR1020030089845A

公开(公告)日：2003-11-28

申请号：KR1020020027742

申请日：2002-05-20

Applicant: (주) 래트론 ,  정보통신연구진흥원

Inventor： 박진채 ,  우동찬

IPC: H03H7/09

CPC classification number: H01P1/20345 ,  H01G4/40 ,  H01P1/2088 ,  H03H9/0561

Abstract: PURPOSE: A nonpolar stacked type noise filter is provided to mount a terminal electrode of a signal side on a printed circuit board regardless of the direction of an input side and an output side by removing the polarity of the input side and the polarity of the output side of the terminal electrode of the signal side. CONSTITUTION: A nonpolar stacked type noise filter includes the first pattern sheet(10), the second pattern sheet(12), the third pattern sheet(14), the fourth pattern sheet(16), and the fifth pattern sheet(18). A conductive pattern is formed on the first pattern sheet(10). A ground pattern and a connective conductive pattern are formed on the second pattern sheet(12). A conductive pattern connected to the conductive pattern of the second pattern sheet(12) is formed on the third pattern sheet(14). A ground pattern and a connective conductive pattern are formed on the fourth pattern sheet(16). A conductive pattern is formed on the fifth pattern sheet(18). The first to the fifth pattern sheets are stacked sequentially. The conductive patterns of the first and the fourth pattern sheets(10,16) and the ground patterns of the second and the fourth pattern sheets(12,16) are connected to external electrodes, respectively.

Abstract translation: 目的：通过去除输入侧的极性和输出的极性，提供非极性堆叠型噪声滤波器，以将信号侧的端子电极安装在印刷电路板上，而不管输入侧和输出侧的方向如何 侧的信号侧的端子电极。 构成：非极性层叠型噪声滤波器包括第一图案片（10），第二图案片（12），第三图案片（14），第四图案片（16）和第五图案片（18）。 在第一图案片（10）上形成导电图案。 在第二图案片（12）上形成接地图案和连接导电图案。 连接到第二图案片（12）的导电图案的导电图案形成在第三图案片（14）上。 在第四图案片（16）上形成接地图案和连接导电图案。 在第五图案片（18）上形成导电图案。 第一到第五图案片依次堆叠。 第一图案片和第四图案片（10,16）的导电图案和第二图案片和第四图案片（12,16）的接地图案分别连接到外部电极。

公开(公告)号：KR1020030061211A

公开(公告)日：2003-07-18

申请号：KR1020020001764

申请日：2002-01-11

Applicant: (주) 래트론

Inventor： 박진채 ,  우동찬

IPC: H01C7/10

Abstract: PURPOSE: A stack-type varistor is provided to prevent a pattern from being shorted irrespective of a print accuracy when reducing a width of a pattern of an inner electrode and adding a pattern in a length direction. CONSTITUTION: A plurality of pattern sheets(110,120,130) having inner electrode patterns(112,112',122,132,132') are stacked. Support layers(100,102) are installed at upper and lower surfaces of the stacked structure of the pattern sheets. Outer electrodes are connected to both ends of a stack-type varistor. The inner electrode patterns are diverged and connected in parallel in the pattern sheet to form a capacitor. The diverged inner electrode patterns are united to be electrically contact with the outer electrodes.

Abstract translation: 目的：提供一种堆叠式变阻器，以防止在减小内部电极的图案的宽度并且在长度方向上添加图案时，与打印精度无关地短路。 构成：堆叠具有内部电极图案（112,112'，122,132,132'）的多个图案片（110,120,130）。 支撑层（100,102）安装在图案片的堆叠结构的上表面和下表面。 外部电极连接到堆叠式压敏电阻的两端。 内部电极图案发散并且在图案片材中并联连接以形成电容器。 发散的内部电极图案被联合以与外部电极电接触。

公开(公告)号：KR200208766Y1

公开(公告)日：2001-01-15

申请号：KR2020000014797

申请日：2000-05-25

Applicant: (주) 래트론

Inventor： 이충국 ,  양광섭 ,  왕영성 ,  박진채

IPC: H01L23/48

Abstract: 세라믹으로 이루어진 몸체와, 몸체의 상·하면에 각각 적층된 저항조절용 전극과, 각각의 저항조절용 전극의 양단부를 전기적으로 연결하는 외부전극으로 구성된 단판형 표면실장형 칩부품이 개시된다.
본 고안에 따르면, 기존의 온도센서용 소재를 그대로 활용할 수 있고, 서로 다른 저항치를 갖는 제품의 표준화와 규격화가 가능하다. 또한 높은 정밀도를 재현성 있게 구현하고, 공정 중에 제품의 물성을 검사할 수 있으며, 이 측정데이터를 기초로 후가공에 의한 미세조절도 가능하여 수율이 크게 높아진다.