碳化硅半导体装置
    11.
    发明公开

    公开(公告)号:CN110226235A

    公开(公告)日:2019-09-10

    申请号:CN201880008427.2

    申请日:2018-01-17

    Abstract: 具备元件分离层(14)以将主单元区域(Rm)与感测单元区域(Rs)之间电分离,在元件分离层(14)的底部具备电场缓和层(15)以缓和电场集中。此外,将电场缓和层(15)以直线状构成,将相邻的电场缓和层(15)以与相邻的p型深层(5)的间隔(Wd)相同的间隔形成,抑制电场的进入。进而,在从主单元区域(Rm)侧突出的电场缓和层(15)与从感测单元区域(Rs)侧突出的电场缓和层(15)之间,也使两者的间隔(Wp)为相邻的p型深层(5)的间隔(Wd)以下,抑制电场的进入。

    半导体装置
    13.
    发明授权

    公开(公告)号:CN105849910B

    公开(公告)日:2019-03-01

    申请号:CN201480071339.9

    申请日:2014-08-04

    Abstract: 本发明提供一种通过使耗尽层在外周区内更高速地伸展,从而能够实现更高的耐压的技术。半导体装置具有形成有绝缘栅型开关元件的元件区和外周区。在外周区内的半导体基板的表面上,形成有第一沟槽和以与第一沟槽隔开间隔的方式配置的第二沟槽。在第一沟槽和第二沟槽内形成有绝缘膜。形成有以从第一沟槽的底面跨及第二沟槽的底面的方式延伸的第二导电型的第四区域。在第四区域的下侧形成有从第三区域连续的第一导电型的第五区域。

Patent Agency Ranking