-
公开(公告)号：CN119987482A
公开(公告)日：2025-05-13
申请号：CN202411967842.4
申请日：2024-12-30
Applicant: 北京无线电计量测试研究所
Abstract: 本发明涉及信号生成技术领域，公开了一种降低数字化信号相位噪声的生成装置，旨在解决传统数字化生成信号的相位噪声较高的问题。本发明包括：实时相位累加器，接收设置的相位步进值，通过相位等步进累加的方式，获得生成信号的实时相位值；相幅转换单元包括Cordic实时波形计算模块和综合波形存储模块，将实时累加器发出的实时相位值构成的完整周期的相位区间划分为过零点区间和峰值区间，分别进行Cordic实时波形计算和综合波形存储；高速大位宽DAC，为对Cordic实时波形计算和综合波形存储获得的信号进行转换，获得低相位噪声的数字化生成信号。本发明采用过零点实时计算与峰值存储相结合的方法，实现了高精度的相位控制，有效降低了数字化生成信号的相位噪声。
-
公开(公告)号：CN116132002A
公开(公告)日：2023-05-16
申请号：CN202211693660.3
申请日：2022-12-28
Applicant: 北京无线电计量测试研究所
Abstract: 本发明属于信号上升/下降时间校正技术领域，具体公开了一种误码测试设备及用于其的信号上升/下降时间校正方法。该信号上升/下降时间校正方法包括：步骤S1：根据实际所需输出信号在时钟源上设置输入时钟；步骤S2：使输入时钟以多路形式依次输入至图形产生器、斜率滤波器组以及示波器，示波器示出并记录得到多路输出信号的上升/下降时间的数据；步骤S3：采用枚举法逐个对比多路数据，每路确定一个结果使得各路之间的偏差最小，记录偏差最小时对应的斜率滤波器组的参数，并将参数设置在对应的斜率滤波器组中，以实现对输出信号上升/下降时间的校正。本发明可以解决误码测试设备的多个发射通道间信号上升/下降时间难以到达一致的问题。
-
公开(公告)号：CN114063027A
公开(公告)日：2022-02-18
申请号：CN202111165020.0
申请日：2021-09-30
Applicant: 北京无线电计量测试研究所
IPC: G01S7/40
Abstract: 本申请公开了一种多辐射源雷达序列生成装置，包含N个信号生成模块、排序模块、DDS模块。所述信号生成模块，用于对PDW数据进行并行处理，产生雷达波形控制字和触发信号。所述排序模块，根据N个触发信号的发生时间，对所述N个信号生成模块输出的雷达波形控制字进行排序，生成控制字序列。所述DDS模块，根据所述控制字序列，产生雷达脉冲波形数据。本申请还包含使用所述装置实现多辐射雷达序列生成方法。本申请解决了现有技术高密度脉冲流生成效率不高的问题。
-
公开(公告)号：CN112799024A
公开(公告)日：2021-05-14
申请号：CN202011567068.X
申请日：2020-12-25
Applicant: 北京无线电计量测试研究所
Abstract: 本申请公开了一种多路信号精延时方法，通过存储器对输入信号进行粗延时，延时值以信号处理时钟周期为单位；对延时值不同的多路粗延时信号分别输入FIR滤波器，控制每个FIR滤波器的系数，实现精延时；将多个FIR滤波器的输出信号合并输出。本申请还包括一种用于多路信号处理的精延时装置。本申请提供了一种高精度多路延时产生方案，利用对信号采样时钟移相的方式来实现高精度的延时，结合传统的存储延时的方式实现兼顾延时量与延时精度的需求。
-
公开(公告)号：CN109709851B
公开(公告)日：2020-07-07
申请号：CN201811594024.9
申请日：2018-12-25
Applicant: 北京无线电计量测试研究所
IPC: G05B19/042
Abstract: 本申请公开了一种复杂调制信号高速生成装置，包括：数据预处理单元，用于产生N个不同调制方式的调制信号数据，并下发至存储器；存储器，用于接收数据预处理单元下发的调制信号数据，并按调制方式不同进行分区存储；调制信号调度器，用于按规定序列顺序检索所述存储器的分区，读取分区里存储的调制信号数据，发送至数模转换器；数模转换器，用于接收调制信号调度器发送的调制信号数据，进行数模转换后输出复杂调制信号。本申请还提供了一个使用以上装置的方法。与现有调制信号生成装置和方法比较，本申请具有能够实现在多种调制信号之间高速切换的优点。
-
Patent Agency Ranking
公开(公告)号：CN114389751B
公开(公告)日：2024-03-12
申请号：CN202111524708.3
申请日：2021-12-14
Applicant: 北京无线电计量测试研究所
Abstract: 本申请公开了一种用于误码测试设备的自动均衡系统，包括均衡电路、误码仪、控制器。输入信号经均衡电路处理后进入误码仪，输出误码率数据。所述控制器，用于向所述均衡电路装填控制参数，改变所述均衡电路的工作状态，不同控制参数条件下的误码率进行比较，根据误码变化趋势生成一组控制参数，使输出误码率小于第一设定阈值。本申请还包含使用所述系统的自动均衡方法。本申请解决误码率测试设备中均衡电路使用不便的问题。
-
公开(公告)号：CN116449316A
公开(公告)日：2023-07-18
申请号：CN202310369893.6
申请日：2023-04-07
Applicant: 北京无线电计量测试研究所
IPC: G01S7/40
Abstract: 本说明书公开了一种噪声干扰信号高精度延时装置及延时方法，用以解决现有技术针对多通道被动雷达目标模拟器无法实现噪声干扰信号高精度延时的问题。本发明包括：主控单元，用于生成控制参数和可调带宽的基带噪声数据，并发送给FPGA时序控制器；FPGA时序控制器，用于装载控制参数，并对可调带宽的基带噪声数据进行信号粗延时和精延时；高速DA模块，用于对精延时后的信号进行数模转换后，输出延时噪声干扰信号；滤波/功率调整模块，用于对延时噪声干扰信号进行滤波和功率调整，获得所需功率电平的噪声干扰信号；输出校准模块，用于对开机后四路噪声基带信号输出的初始相位差进行闭环校准。本发明粗延时和精延时结合，实现通道间延时范围几百μs、延时精度0.42ns的噪声干扰信号的高精度延时。
-
公开(公告)号：CN112799024B
公开(公告)日：2024-05-03
申请号：CN202011567068.X
申请日：2020-12-25
Applicant: 北京无线电计量测试研究所
Abstract: 本申请公开了一种多路信号精延时方法，通过存储器对输入信号进行粗延时，延时值以信号处理时钟周期为单位；对延时值不同的多路粗延时信号分别输入FIR滤波器，控制每个FIR滤波器的系数，实现精延时；将多个FIR滤波器的输出信号合并输出。本申请还包括一种用于多路信号处理的精延时装置。本申请提供了一种高精度多路延时产生方案，利用对信号采样时钟移相的方式来实现高精度的延时，结合传统的存储延时的方式实现兼顾延时量与延时精度的需求。
-
公开(公告)号：CN111865270B
公开(公告)日：2023-04-25
申请号：CN202010645753.3
申请日：2020-07-07
Applicant: 北京无线电计量测试研究所
Abstract: 本申请公开了一种信号延时方法和装置。接收输入的数字信号，将所述数字信号写入双口内存，记录写数地址，按照设定的第一延时量计算得到双口内存的读数地址，从读数地址读取数据；将读取的所述数据内插提高采样率，按照设定的第二延时量选择抽头抽取数据，将所述数据的采样率恢复到内插前，得到延时后的数据；输出所述延时后的数据。该方法和装置同时实现了信号的大范围和高精度延时。
-
公开(公告)号：CN112886963A
公开(公告)日：2021-06-01
申请号：CN202110030242.5
申请日：2021-01-11
Applicant: 北京无线电计量测试研究所
IPC: H03L7/18
Abstract: 本发明涉及一种用于误码率测试设备的变参数正弦抖动信号注入方法，属于集成电路技术领域，误码率测试设备的码型产生部分包括点频源、直接频率合成器一、FPGA控制器、直接频率合成器二、鉴相器、高速运算放大器、压控振荡器、分频器和码型发生器，变参数正弦抖动信号注入方法采用上述设备，包括：点频源分两路提供参考时钟信号；FPGA控制器分别向两个直接频率合成器发送控制信号，使其输出正弦信号；将直接频率合成器一输出的正弦信号与由锁相环路中的鉴相电压求和；再将压控振荡器的输出信号发送至码型发生器，锁相环环路输出连接至码型发生器输出抖动信号，解决了现有技术产生的抖动信号参数相对恒定，幅度控制效果不理想的问题。
-
-
-
-
-
-
-
-
-
Search Results
23
records
(took 0.043 seconds)
