-
公开(公告)号：CN115454901A
公开(公告)日：2022-12-09
申请号：CN202211033710.5
申请日：2022-08-26
Applicant: 北京计算机技术及应用研究所
Abstract: 本发明涉及一种基于FPGA的LVDS高速通信系统及方法，属于LVDS通信技术领域。本发明通过对LVDS电路和对应的FPGA程序模块的设计，实现了FPGA芯片之间的高速通信，并且实现了数据包流控以及错误重传功能，从而实现了可靠传输。
-
公开(公告)号：CN110825674B
公开(公告)日：2021-02-12
申请号：CN201911041998.9
申请日：2019-10-30
Applicant: 北京计算机技术及应用研究所
IPC: G06F13/32
Abstract: 本发明涉及一种基于FPGA的PCIE DMA交互系统及交互方法，属于DMA技术领域。本发明采用一种新的方案，对现有CPU轮询寄存器(R2)的方式作了改进，实现了FPGA板卡与CPU之间的PCIE多通道DMA交互，有效降低了对CPU资源和PCIE带宽的占用，提高了PCIE传输效率。
-
公开(公告)号：CN119312338A
公开(公告)日：2025-01-14
申请号：CN202411312778.6
申请日：2024-09-20
Applicant: 北京计算机技术及应用研究所
Abstract: 本发明涉及一种基于国产计算平台的国产操作系统内核备份、恢复的方法，属于可信计算技术领域。本发明优化了国产BIOS固件的设计，去除了上述业内目前通用解决方案中的临时操作系统，将操作系统内核度量、采集备份以及度量失败后的内核恢复等功能全部交由BIOS固件负责，从而实现了与操作系统的解绑。并且在BIOS固件完成操作系统内核恢复后，也无需重启操作系统，从而大大减少了内核恢复过程的执行时间。
-
公开(公告)号：CN119254846A
公开(公告)日：2025-01-03
申请号：CN202411313613.0
申请日：2024-09-20
Applicant: 北京计算机技术及应用研究所
IPC: H04L69/08 , H04L67/133
Abstract: 本发明涉及一种基于XVC协议的国产FPGA的远程调试系统及方法，属于FPGA调试技术领域。本发明基于XVC(Xilinx Virtual Cable)协议设计了一种适用于国产FPGA的远程调试系统及方法，解决了FPGA远程在线调试及更新问题，优化了国产FPGA的设计调试流程。
-
公开(公告)号：CN117113331A
公开(公告)日：2023-11-24
申请号：CN202311021933.4
申请日：2023-08-15
Applicant: 北京计算机技术及应用研究所
Abstract: 本发明涉及一种基于eBPF‑LSM机制的可信程序启动控制方法，属于网络安全技术领域。本方法通过eBPF‑LSM机制在bprm_security_check()函数处注入特定的安全策略进行安全检查，其可信度量值不在白名单中时禁止启动运行。通过本方法，一方面，可以禁止计算设施中病毒/木马等程序的运行，防止计算设施中软件、系统被病毒/木马等恶意软件篡改；另一方面，即使计算设施中软件、系统被恶意篡改，在这些软件、系统执行前，都需要经过本方法的运行控制检查，一旦其可信度量值不在白名单中，则会被拒绝执行，从而达到保护计算设施中软件、系统安全运行的目的。
-
Patent Agency Ranking
公开(公告)号：CN112367310B
公开(公告)日：2022-11-18
申请号：CN202011167693.5
申请日：2020-10-28
Applicant: 北京计算机技术及应用研究所
IPC: H04L9/40 , H04L69/22 , H04L69/06 , G05B19/042
Abstract: 本发明涉及一种基于FPGA的SRIO总线加密传输装置，属于数据传输技术领域。本发明提出的一种基于FPGA的SRIO总线加密传输装置，该装置基于FPGA可编程逻辑设计实现，同时结合SRIO协议的特点，仅要求用户传输的有效数据载荷为256字节的整数倍，并内置加解密模块实现了高速数据的加密传输，并通过门铃包实现数据帧的同步。该装置能够满足用户数据在现有SRIO网络里的加密传输需求，极大提升了数据传输的安全性，从而满足特定领域的应用需求。
-
公开(公告)号：CN110069442B
公开(公告)日：2022-10-14
申请号：CN201910333400.7
申请日：2019-04-24
Applicant: 北京计算机技术及应用研究所
Abstract: 本发明涉及一种基于ZYNQ系列FPGA的超高速数据采集装置及方法，涉及数据采集技术领域。本发明的装置基于RAID阵列控制实现NVMe固态盘阵列的自动化读写访问控制；基于多通道DDR3/DDR4控制器虚拟FIFO技术，极大提升了内存的访问带宽；通过全交换矩阵实现了采集和回放流程中的数据通路选择。该装置具有10GB/s以上的超高性能，可广泛应用于高清视频、雷达数据和AD采集等高性能应用场景。
-
公开(公告)号：CN114915604A
公开(公告)日：2022-08-16
申请号：CN202210561007.5
申请日：2022-05-23
Applicant: 北京计算机技术及应用研究所
Inventor： 侯运通 , 张红磊 , 龚清生 , 聂煜桐 , 邓硕 , 沈月峰 , 王吕大 , 杨帆 , 孙大东 , 陕振 , 徐海旭 , 濮约刚 , 张明庆 , 贾振华 , 赵明亮 , 王艳 , 李正坤
IPC: H04L49/90 , H04L49/901
Abstract: 本发明涉及一种基于FPGA的降低网络链路层拥塞的系统与方法，属于流量控制技术领域。本发明的系统中，所设计的DDR3SRAM的外部缓存大大减少了终端的MAC控制器收到暂停帧的次数，减少了网络的拥塞行为，使终端中的MAC控制器发送行为更加流畅。
-
公开(公告)号：CN113779320A
公开(公告)日：2021-12-10
申请号：CN202110947466.2
申请日：2021-08-18
Applicant: 北京计算机技术及应用研究所
IPC: G06F16/901 , G06F16/9032 , G06F16/23
Abstract: 本发明涉及一种表项存储地址冲突的解决方法，涉及数据通信技术领域。本发明在配置新增表项时，先用表项关键字缩位计算表项地址，如果地址空闲，直接将表项写入该地址；如果地址被占用，则可能发生了地址冲突，此时读取存储器中表项内容，判断表项内容中的关键字缩位计算得到的地址，是否是表项当前存放的地址，如果是，则判定发生地址冲突，将新增表项通过链表的方式链接到存储器中；如果表项内容中的关键字缩位计算得到的地址，与该表项地址不一致，则将新增表项写入该地址，而将原表项移到另一空闲地址，然后更新原表项链表中“下一个表项地址”字段。本发明既不增加表项存储空间，又能解决表项存储地址冲突问题，同时还能维持较好的处理性能。
-
公开(公告)号：CN113726605A
公开(公告)日：2021-11-30
申请号：CN202111002001.6
申请日：2021-08-30
Applicant: 北京计算机技术及应用研究所
IPC: H04L12/26 , H04L12/823
Abstract: 本发明涉及一种快速丢弃错误报文的装置及方法，涉及网络通信技术领域。本发明采用的方法，既不增加表项存储空间，又能解决表项存储地址冲突问题，同时还能维持较好的处理性能。
-
-
-
-
-
-
-
-
-
Search Results
35
records
(took 0.037 seconds)
