电容负载驱动电路和具备该电容负载驱动电路的显示装置

    公开(公告)号:CN102113216B

    公开(公告)日:2013-08-21

    申请号:CN200980130261.2

    申请日:2009-06-02

    CPC classification number: G09G3/3688 G09G2310/027 Y10T307/74

    Abstract: 本发明提供电容负载驱动电路和具备该电容负载驱动电路的显示装置。缓冲电路(1)根据电压Vin驱动电容负载(9)。在设定期间开关(11、13~15)成为接通状态,在驱动期间开关(12)成为接通状态。电压比较部(2)将设定期间的电压Vin和驱动期间的电压Vout进行比较,输出比较结果电压。推挽输出部(4)包括充电用的TFT(25)和放电用的TFT(26)。驱动控制部(3)在设定期间将TFT(25、26)控制为断开状态,在驱动期间根据比较结果电压将TFT(25、26)有选择地控制为接通状态。在Vout<Vin时,比较结果电压上升,TFT(24)成为接通状态,节点(N6)的电压下降,TFT(25)成为接通状态,电压Vout上升。由此,提供一种小型、低耗电且耐工艺偏差的能力强的电容负载驱动电路。

    移位寄存器电路以及具备其的显示装置

    公开(公告)号:CN107210067A

    公开(公告)日:2017-09-26

    申请号:CN201680007554.1

    申请日:2016-02-16

    Abstract: 尽量以少的元件数量,实现不发生动作不良且能够达到显示装置的高精细化的移位寄存器电路。单位电路设有作为输出控制用晶体管起作用薄膜晶体管(M5)、用于基于从前段的输出端子(48)输出的导通电平的信号预充电内部节点(VC)的薄膜晶体管(M1)、串联设于前段的输出端子(48)和本段的内部节点(VC)之间的两个薄膜晶体管(M2、M3)、设于内部节点和输出端子(48)之间的薄膜晶体管(M4)、用于下拉输出端子(48)的薄膜晶体管(M6)。薄膜晶体管(M2、M3)在下拉前段的输出端子(48)期间的一部分期间中,仅在时钟周期的四分之一期间处于导通状态。

Patent Agency Ranking