-
公开(公告)号：CN102884634A
公开(公告)日：2013-01-16
申请号：CN201180023044.0
申请日：2011-04-27
Applicant: 夏普株式会社
IPC: H01L29/786 , G02F1/1368 , H01L21/336 , H01L29/41 , H01L29/423 , H01L29/49
CPC classification number: H01L29/78696 , G02F1/136286 , G02F1/1368 , G02F2001/13629 , H01L29/41733 , H01L29/42384
Abstract: 半导体装置（18）具备：设于基板（101）上的栅极电极（102）；半导体层（104），其设于栅极电极（102）的上方，包含源极区域、漏极区域以及沟道区域；源极电极（106），其在半导体层（104）的上方连接到源极区域；以及漏极电极（107），其在半导体层（104）的上方连接到漏极区域，半导体层（104）在与漏极电极（107）重叠的部分具有沿着从漏极电极（107）引出的漏极配线延伸的方向向外侧突出的凸部，半导体层（104）在被漏极电极（107）和源极电极（106）夹着的沟道区域的外侧具有半导体层（104）的周缘位于比栅极电极（102）的周缘靠内侧的调整部。
-
公开(公告)号：CN102473369A
公开(公告)日：2012-05-23
申请号：CN201080032650.4
申请日：2010-05-18
Applicant: 夏普株式会社
IPC: G09F9/30 , G02F1/1343 , G02F1/1345 , G09F9/00 , H01L51/50 , H05B33/04 , H05B33/06 , H05B33/10 , H05B33/26
CPC classification number: H01L27/3276 , G02F1/1345 , G02F1/136286 , H01L27/3258
Abstract: 提供能防止覆盖有机绝缘膜的端面的透明导电膜的缺陷引起的金属电极的腐蚀的配线基板。有源矩阵基板(20)在玻璃基板(21)上设有：扫描配线(22)、栅极绝缘膜(24)、层间绝缘膜(29)、透明电极(33)。在扫描配线(22)中设有在扫描配线(22)上直接层叠有透明电极(33)的端子部(55)。透明电极(33)覆盖层间绝缘膜(29)的端面(29a)和栅极绝缘膜(24)的端面(24a)，延伸配置到端子部(55)。与端子部(55)相对的层间绝缘膜(29)的端面(29a)比与端子部(55)相对的栅极绝缘膜(24)的端面(24a)远离端子部。
-
Patent Agency Ranking
公开(公告)号：CN103733727B
公开(公告)日：2016-08-31
申请号：CN201280039897.8
申请日：2012-09-20
Applicant: 夏普株式会社
CPC classification number: H01L33/405 , H01L27/156 , H01L33/42 , H01L51/0023 , H01L2251/308 , H05B33/28
Abstract: 在a—ITO层(112)上形成IZO层(113)，至少在子像素(71R、71G)形成膜厚不同的抗蚀剂图案(202R、202G)，利用通过灰化实现的抗蚀剂图案(202R、202G)的薄膜化以及通过a—ITO层(112)向p—ITO层(114)的转化来实现的蚀刻耐性的变化，对a—ITO层(112)和IZO层(113)进行蚀刻。
-
公开(公告)号：CN103348484B
公开(公告)日：2016-03-30
申请号：CN201280007738.X
申请日：2012-01-31
Applicant: 夏普株式会社
IPC: H01L29/786 , G02F1/1368 , H01L21/28 , H01L29/41 , H01L29/417
Abstract: 漏极电极（17）包括：以覆盖半导体层（14）的上表面的一部分的方式层叠的下层漏极电极（17a）和上层漏极电极（17b），半导体层（14）、下层漏极电极（17a）和上层漏极电极（17b）构成为台阶状，在构成为上述台阶状的部分，下层漏极电极（17a）的周边与上层漏极电极（17b）的周边的距离大于0.4μm且小于1.5μm。
-
公开(公告)号：CN105144274A
公开(公告)日：2015-12-09
申请号：CN201480022852.9
申请日：2014-03-04
Applicant: 夏普株式会社
CPC classification number: G09G3/30 , G09G3/3241 , G09G3/3266 , G09G2300/0426 , G09G2310/0202 , G09G2310/0251 , G09G2310/0275 , G09G2320/0285 , G09G2320/045 , G09G2330/021 , G09G2330/027 , G09G2330/028 , G09G2330/12
Abstract: 数据线驱动电路(120)对像素电路(11)内的驱动晶体管(T1)的栅极-源极间供给与检测用电压和基准电压(Vref)相应的电压，对通过驱动晶体管(T1)输出到像素电路(11)的外部的驱动电流进行检测。阈值电压修正存储器(142)按每个像素电路(11)存储表示驱动晶体管T1的阈值电压的数据。显示控制电路(100)基于阈值电压修正存储器(142)中存储的数据，控制基准电压(Vref)。由此，即使驱动晶体管的阈值电压变化，也能够以高精度检测驱动电流。阈值电压修正存储器(142)按每个像素电路(11)存储表示驱动晶体管(T1)的阈值电压与基准电压(Vref)之差的数据。
-
公开(公告)号：CN102656698B
公开(公告)日：2015-06-17
申请号：CN201080056566.6
申请日：2010-12-07
Applicant: 夏普株式会社
IPC: H01L29/786 , G02F1/1368 , G09F9/30
CPC classification number: G02F1/1368 , G02F1/133345 , G02F1/136213 , G02F1/136227 , G02F1/136286 , G02F2001/133357 , G02F2001/136231 , G02F2001/136236 , G02F2001/13629 , G02F2001/136295 , G02F2202/38 , G02F2203/60 , H01L27/1225 , H01L27/124 , H01L27/1248
Abstract: 本发明的有源矩阵基板包括：以相互平行延伸的方式设置的多个扫描配线（11a）；以沿与各扫描配线交叉的方向相互平行延伸的方式设置的多个信号配线（16a）；分别设置于每个各扫描配线（11a）与各信号配线（16a）的交叉部分，且分别具有半导体层（4a）、以及在该半导体层（4a）上形成于与各信号配线（16a）相同的层的源极电极（16aa）和漏极电极（16b）的多个TFT（5）；和在各扫描配线（11a）与各信号配线（16a）之间设置的涂敷型的绝缘层，其中，在该绝缘层，以使得各半导体层（4a）露出的方式形成有多个开口部（15a），该绝缘层的各开口部（15a）的周端的至少一部分配置于各半导体层（4a）的周端的内侧。
-
公开(公告)号：CN103201843A
公开(公告)日：2013-07-10
申请号：CN201180053443.1
申请日：2011-11-01
Applicant: 夏普株式会社
IPC: H01L29/786 , G02F1/1368
CPC classification number: H01L29/66969 , G02F1/136227 , G02F2001/136231 , H01L27/1225 , H01L29/41733 , H01L29/66742 , H01L29/78606 , H01L29/7869
Abstract: 本发明的半导体装置(100)包括：TFT的栅极电极(102)；形成在栅极电极(102)上的栅极绝缘层(103)；配置在栅极绝缘层(103)上的氧化物半导体层(107)；通过旋涂玻璃法形成在氧化物半导体层(107)上的保护层(108)；和配置在保护层(108)上的源极电极(105)和漏极电极(106)，其中，源极电极(105)经形成于保护层(108)的第一接触孔(131)与氧化物半导体层(104)电连接，漏极电极(106)经形成于保护层(108)的第二接触孔(132)与氧化物半导体层(104)电连接。
-
-
-
-
-
-
Search Results
17
records
(took 0.039 seconds)
