-
公开(公告)号：JP2015138970A
公开(公告)日：2015-07-30
申请号：JP2014152193
申请日：2014-07-25
Applicant: 富士電機株式会社
CPC classification number: H01L24/01 , H01L2924/13055 , H01L2924/13091
Abstract: 【課題】半導体チップと導電性ポストとの接合を、隣接する導電性ポスト間の短絡による接続不良を防止することができる半導体装置を提供する。 【解決手段】絶縁基板と、前記絶縁基板の一方の面に配置された半導体チップ11A,11Bと、前記半導体チップの前記絶縁基板とは反対側の面に備えた電極パッド11a,11bと、前記電極パッドに一端が接合材で接合される複数の導電性ポスト18a,18bと、前記半導体チップの一方の面に対向して配置され、前記各導電性ポストの他端が接合される電気配線部が形成されたプリント基板とを備え、前記半導体チップにおける前記導電性ポストの接合材配置領域の周囲に耐熱性絶縁樹脂層31を形成している。 【選択図】図4
Abstract translation: 要解决的问题：提供一种半导体器件，其可以防止当接合半导体芯片和导电柱时相邻导电柱之间的短路导致的连接不良。半导体器件包括：绝缘基板; 布置在绝缘基板的一个表面上的半导体芯片11A，11B; 设置在与绝缘基板相反一侧的半导体芯片的表面上的电极焊盘11a，11b; 多个导电柱18a，18b，其一端通过接合材料接合到电极焊盘; 以及印刷电路板，其布置成面对半导体芯片的一个表面，并且具有接合每个导电柱的另一端的电配线部分，其中在接合材料布置区域周围形成耐热绝缘树脂层31 的半导体芯片上的导电柱。
-
-
公开(公告)号：JP2018067655A
公开(公告)日：2018-04-26
申请号：JP2016205901
申请日：2016-10-20
Applicant: 富士電機株式会社
Abstract: 【課題】回路基板を封止する筐体の反りを抑制する。 【解決手段】半導体装置1は、上主面に回路パターン層3cを有する回路基板3、回路基板3の回路パターン層3cに搭載された半導体素子4a及び4b、回路基板3の上主面側に、回路基板3と離間して配置されたプリント基板6、回路基板3の上主面側をモールド封止する筐体2、並びに筐体2の少なくとも一部を挟んで回路基板3と対向して設けられ、筐体2より線膨張係数が小さいブロック10を備える。 【選択図】図1A
-
公开(公告)号：JP2017224736A
公开(公告)日：2017-12-21
申请号：JP2016119291
申请日：2016-06-15
Applicant: 富士電機株式会社
CPC classification number: H01L23/49844 , H01L23/49833 , H01L27/1203 , H01L29/66666 , H01L29/7827 , H01L2224/01 , H01L23/3735 , H01L23/49811
Abstract: 【課題】配線基板上の異なる配線層をショートしたり、隣接する導電性ポストとの間にブリッジを形成したり、或いは良好なフィレットを形成しないことを防止するポストを有する半導体装置を提供する。 【解決手段】表面にゲート電極12G、ソース電極12Sを有する半導体素子12及び一端が半導体素子12のゲート電極及びソース電極にはんだ付けされる導電性ポスト14、14"を備える。導電性ポスト14、14"は、延伸方向において一端から底部14aの高さに等しい長さ離れた位置に、底部よりも単位長さ当たりの表面積が大きいはんだ吸収部14bを有する。導電性ポストをはんだ接合する際に、溶融して導電性ポスト14、14"の表面を伝わるはんだがはんだ吸収部14bの大きな表面に吸収されることで、配線基板15に達するのを防止する。 【選択図】図3A
-
公开(公告)号：JP2017022346A
公开(公告)日：2017-01-26
申请号：JP2015141314
申请日：2015-07-15
Applicant: 富士電機株式会社
CPC classification number: H01L24/29 , H01L23/49833 , H01L24/83 , H01L25/071 , H01L25/115 , H01L2224/29139 , H01L2224/29147 , H01L2224/32225 , H01L2224/8384 , H01L23/3121 , H01L23/40 , H01L25/50
Abstract: 【課題】半導体装置の品質の低下を抑制することができる。 【解決手段】半導体装置は、絶縁板と回路板が積層して構成された積層基板と、回路板上に、不可逆的に相転移して固相状態を示す接合材により接合された半導体素子と、をそれぞれ備える複数の半導体ユニットを備える。さらに、半導体装置は、複数の半導体ユニットがはんだにより接合されたベース板と、複数の半導体ユニットを電気的に並列に接続する接続ユニットと、を有する。 【選択図】図2
Abstract translation: 阿也能够防止半导体装置的质量的恶化。 一种半导体器件，包括其中所述绝缘板和所述电路板通过层叠形成的层叠基板，在电路基板上，不可逆地示出相转变为固态由接合材料接合的半导体元件 中，多个半导体单元，包括，分别。 此外，半导体器件具有基片，其中，多个半导体单元由焊料接合，以及用于并联连接的多个半导体单元电连接单元，所述。 .The
-
Patent Agency Ranking
公开(公告)号：JP2016146444A
公开(公告)日：2016-08-12
申请号：JP2015023526
申请日：2015-02-09
Applicant: 富士電機株式会社
CPC classification number: H01L2224/01
Abstract: 【課題】配線インダクタンスの増加を抑制しつつパワー半導体モジュールに電子部品を内蔵させる設計の自由度を向上させることができる半導体装置を提供する。 【解決手段】半導体装置は、絶縁基板11と、半導体素子12と、第1のプリント基板14と、第1のプリント基板に一端が接続された第1の導電ポスト15と、第1のプリント基板14よりも離れて設けられた第2のプリント基板16と、第2のプリント基板16に一端が接続され、他端が第1のプリント基板14、半導体素子12のおもて面の電極及び絶縁基板11の回路板11bのいずれか一つに接続された第2の導電ポスト17と、を備えている。第2のプリント基板16の回路層16b上に電子部品18が固定されている。 【選択図】図1
Abstract translation: 要解决的问题：提供能够提高在功率半导体模块中并入电子部件的设计自由度的半导体器件，同时抑制布线电感的增加。解决方案：半导体器件包括：绝缘基板11; 半导体元件12; 第一印刷板14; 第一导电柱15，其一端与第一印刷板连接; 与第一印刷电路板14分开设置的第二印刷电路板16; 以及第二导电柱17，其一端与第二印刷电路板16连接，另一端与第一印刷电路板14中的任一个连接，半导体元件12的正面上的电极和电路 绝缘基板11的板11b。电子部件18固定到第二印刷电路板16的电路层16b上。选择的图示：图1
-
公开(公告)号：JP5928485B2
公开(公告)日：2016-06-15
申请号：JP2013557417
申请日：2013-02-01
Applicant: 富士電機株式会社
CPC classification number: H01L23/3736 , H01L23/3142 , H01L23/3157 , H01L23/367 , H01L23/3735 , H01L23/4334 , H01L23/49833 , H01L23/562 , H01L24/05 , H01L25/072 , H01L2224/01 , H01L2224/04042 , H01L2224/48091 , H01L2224/73265 , H01L2224/80894 , H01L23/3121 , H01L23/564 , H01L2924/01029 , H01L2924/10253 , H01L2924/13091 , H01L2924/181 , H01L2924/351
-
公开(公告)号：JP5691475B2
公开(公告)日：2015-04-01
申请号：JP2010278860
申请日：2010-12-15
Applicant: 富士電機株式会社
CPC classification number: H01L24/18 , H01L24/01 , H01L25/072 , H01L2224/0603 , H01L2924/12032 , H01L2924/1305 , H01L2924/13055 , H01L2924/13091 , H01L2924/15157 , H01L2924/15787
-
公开(公告)号：JP2019183273A
公开(公告)日：2019-10-24
申请号：JP2019061645
申请日：2019-03-27
Applicant: 東京エレクトロン株式会社 , 富士電機株式会社
Abstract: 【課題】基材表面へのダメージを抑制して密着性が良好で低抵抗な金属膜を形成することが可能な金属膜の形成方法を提供すること。 【解決手段】一実施形態の金属膜の形成方法は、基材を処理容器内のステージに載置して前記処理容器内の雰囲気を制御する雰囲気制御工程と、前記処理容器内の前記基材に水素が添加された不活性ガスにより形成されるプラズマジェットを照射する前処理工程と、前記前処理工程の後、前記ステージを100℃以上に加熱した状態で前記基材に金属材料を溶射する溶射工程と、を有する。 【選択図】図2
-
公开(公告)号：JP6417758B2
公开(公告)日：2018-11-07
申请号：JP2014139640
申请日：2014-07-07
Applicant: 富士電機株式会社
CPC classification number: H01L2224/48091 , H01L2924/00014
-
-
-
-
-
-
-
-
-
Search Results
25
records
(took 0.038 seconds)
