公开(公告)号：CN1115099A

公开(公告)日：1996-01-17

申请号：CN94113672.8

申请日：1994-10-28

Applicant: 松下电器产业株式会社

Inventor： 中熊哲治 ,  角辰己 ,  平野博茂 ,  中根让治 ,  森脇信行 ,  椋木敏夫

IPC: G11C11/40

CPC classification number: G11C7/12 ,  G11C7/24

Abstract: 一种半导体存储装置，其组成包括：位线，字线，单元平板电极，由MOS晶体管以及强电介质电容组成的存储单元，以及改变位线电容值的变动装置。此变动装置由与位线连接的开关元件和与该开关元件连接的电容构成。数据提供者与数据使用者之间预先设定的最大读出次数的读出动作结束后，通过使开关元件处于导通状态，将电容与位线连接，因而位线电容值变得不确切，无法读出正确的数据。

公开(公告)号：CN1091544A

公开(公告)日：1994-08-31

申请号：CN93112773.4

申请日：1993-12-02

Applicant: 松下电器产业株式会社

Inventor： 平野博茂 ,  角辰己 ,  森脇信行 ,  中根让治

IPC: G11C11/40 ,  H01L27/105

CPC classification number: G11C11/22

Abstract: 位线BL0、/BL0接读出放大器。第1MOS晶体管Qn栅极、源极和漏极分别接第1字线WL0、第1强电介质电容Cs1的第1电极和BL0，Cs1的第2电极接第1板极CP0。第2MOS晶体管Qn的栅极、源极和漏极分别接第2字线DWL0、第2电容Cd2的第1电极和/BL0，Cd2的第2电极接第2板极DCP0。第2Qn关断后DCP0的逻辑电压反转。由此，采用强电介质的半导体存储装置可进行存储电容初始化，而且功耗不集中，能高速读出。

公开(公告)号：CN102324419A

公开(公告)日：2012-01-18

申请号：CN201110302929.6

申请日：2008-03-12

Applicant: 松下电器产业株式会社

Inventor： 竹村康司 ,  平野博茂 ,  伊藤丰 ,  佐野光 ,  小池功二

IPC: H01L23/58 ,  H01L23/00

CPC classification number: H01L23/585 ,  H01L23/562 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明公开了一种半导体装置及其制造方法。其目的在于：通过防止因切割晶片时在芯片侧面所产生的碎片和破损等传播到芯片区域内，来防止半导体装置的可靠性及耐湿性的下降。在形成在基板(101)上的层间绝缘膜(105)及(107)形成有连续围绕芯片区域(102)的密封环(104)。在层间绝缘膜(107)上形成有从芯片区域(102)来看在密封环(104)外侧具有开口部(131)的第一钝化膜(109)。

公开(公告)号：CN100501867C

公开(公告)日：2009-06-17

申请号：CN200610003714.3

申请日：2006-02-05

Applicant: 松下电器产业株式会社

Inventor： 岩成俊一 ,  坂上雅彦 ,  平野博茂 ,  中熊哲治 ,  三木隆 ,  五宝靖 ,  山冈邦吏 ,  村久木康夫

IPC: G11C16/02

CPC classification number: G11C11/4076 ,  G11C7/1051 ,  G11C7/1063 ,  G11C2207/229

Abstract: 提供一种与SRAM兼容并且能够进行高速数据传输操作同时保持数据可靠性的半导体存储器件。当外部芯片使能信号XCE执行下降转换时开始访问存储核心6。同时，接收外部写使能信号XWE和外部地址信号ADD，并且选择与所接收的外部地址信号ADD相应的存储核心6中的存储单元1。当完成从存储单元1读出数据或将数据写入存储单元1时，根据外部芯片使能信号XCE的上升转换或外部写使能信号XWE的上升转换激活重写定时器7，用于执行存储单元1的数据重写。

公开(公告)号：CN100437819C

公开(公告)日：2008-11-26

申请号：CN200510072630.0

申请日：2005-05-16

Applicant: 松下电器产业株式会社

Inventor： 山冈邦吏 ,  平野博茂 ,  五宝靖 ,  岩成俊一 ,  村久木康夫 ,  坂上雅彦 ,  中熊哲治 ,  三木隆

IPC: G11C11/22 ,  H01L27/10 ,  H01L27/105

CPC classification number: G11C11/22

Abstract: 一种铁电体存储装置，包括使用铁电体电容器存储数据的标准单元、产生基准电位的参考单元、把标准单元和基准电位的电位差放大的读出放大器、控制标准单元和参考单元和读出放大器的控制电路，把标准单元的字线(WL)非活性化，把第一铁电体电容器从第一位线(BL1)断开后，把位线预充电控制线活性化，通过驱动第一位线预充电电路(7)，把第一位线(BL1)放电。

公开(公告)号：CN101290912A

公开(公告)日：2008-10-22

申请号：CN200810083557.0

申请日：2008-03-12

Applicant: 松下电器产业株式会社

Inventor： 竹村康司 ,  平野博茂 ,  伊藤丰 ,  佐野光 ,  小池功二

IPC: H01L23/00 ,  H01L23/522 ,  H01L23/58 ,  H01L21/00 ,  H01L21/768

CPC classification number: H01L23/585 ,  H01L23/562 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明公开了一种半导体装置及其制造方法。其目的在于：通过防止因切割晶片时在芯片侧面所产生的碎片和破损等传播到芯片区域内，来防止半导体装置的可靠性及耐湿性的下降。在形成在基板(101)上的层间绝缘膜(105)及(107)形成有连续围绕芯片区域(102)的密封环(104)。在层间绝缘膜(107)上形成有从芯片区域(102)来看在密封环(104)外侧具有开口部(131)的第一钝化膜(109)。

公开(公告)号：CN1783499A

公开(公告)日：2006-06-07

申请号：CN200510129044.5

申请日：2005-11-30

Applicant: 松下电器产业株式会社

Inventor： 三木隆 ,  平野博茂

IPC: H01L27/105 ,  H01L23/528

CPC classification number: H01L27/11502 ,  H01L23/564 ,  H01L27/11507 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 提供一种半导体存储装置，具有多层布线，提高电容器的氢阻挡性、且可缓和应力对电容器造成的不良影响，抑制电容器的特性劣化。该半导体存储装置(100a)，具有配置多个构成存储单元的存储单元晶体管及存储单元电容器而成的存储单元阵列(Am)，具有：在上述存储单元阵列上形成的构成字线衬里布线(6a)和板线衬里布线(6b)的第一布线层；和在上述第一布线层的上层上形成的构成位线衬里布线(7)的第二布线层，且由第一及第二布线层构成的多层布线的结构为：在上述存储单元阵列上上述第一布线层所占的面积比在该存储单元阵列上上述第二布线层所占的面积大。

公开(公告)号：CN1781191A

公开(公告)日：2006-05-31

申请号：CN200480011196.9

申请日：2004-04-26

Applicant: 松下电器产业株式会社

Inventor： 平野博茂

IPC: H01L27/105 ,  H01L27/108 ,  H01L21/8242

CPC classification number: H01L27/11502 ,  H01L27/11507

Abstract: 本发明提供一种铁电体存储装置(101)，具有多个由存储单元晶体管和存储单元电容器构成的存储单元，其中，各存储单元电容器(101a)是由对各存储单元电容器每个都独立的下部电极(2)，在该下部电极(2)上形成的铁电体层(3)以及在该铁电体层(3)上形成的由多个共同连接而形成平板电极的上部电极(4)构成的，上部电极的宽度小于铁电体层的宽度。在本发明涉及的铁电体存储装置中，通过使上部电极的宽度小于铁电体层的宽度，可以防止上部电极和下部电极之间的漏电，结果，可以在不导致上部电极和下部电极之间发生漏电的情况下缩小存储单元电容器的配置间隔，可以实现更小的存储单元尺寸。

公开(公告)号：CN1117192A

公开(公告)日：1996-02-21

申请号：CN94116280.X

申请日：1994-09-22

Applicant: 松下电器产业株式会社

Inventor： 中根譲治 ,  椋木敏夫 ,  森脇信行 ,  角辰己 ,  平野博茂 ,  中熊哲治

IPC: G11C11/34

CPC classification number: G11C7/1006

Abstract: 一种半导体存贮装置，包括多个存贮单元、将从该存贮单元读出的数据反相后再写入存贮单元的反相再写入构件，存贮有在再写入时是否将从存贮单元读出的数据作了反相的判定用数据存贮构件，根据来自判定用数据存贮器的输出判定是将从存贮单元读出的数据反相后输出或是不反相便输出的判定构件。利用这些构件能减少加于写入数据“1”的存贮单元电容器的电容绝缘膜上的应力，实现长寿命化。

公开(公告)号：CN1319173C

公开(公告)日：2007-05-30

申请号：CN02822917.7

申请日：2002-11-18

Applicant: 松下电器产业株式会社

Inventor： 平野博茂 ,  山冈邦吏

IPC: H01L27/108 ,  H01L21/8242 ,  H01L27/10

CPC classification number: H01L23/5222 ,  H01L23/5225 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明的半导体装置，在形成于半导体基板上的第1配线层中，相邻的配线按照第1配线、第1屏蔽配线的顺序排列，而且在半导体配线基板上形成的第2配线层中，相邻的配线分别按照第2屏蔽配线、第2配线的顺序排列，以与第1配线层的第1配线、第1屏蔽配线分别对应，从而能够使相邻配线的配线间电容降低，而且也能够降低相邻配线之间的噪声，能够不降低信号的动作速度，而且又减少电力消耗。