公开(公告)号：CN101510536B

公开(公告)日：2012-07-18

申请号：CN200810186572.8

申请日：2008-12-25

Applicant: 瑞萨电子株式会社

Inventor： 小出优树 ,  南正隆

IPC: H01L23/482 ,  H01L21/60

CPC classification number: H01L24/12 ,  H01L23/3114 ,  H01L23/522 ,  H01L23/525 ,  H01L24/05 ,  H01L2224/0231 ,  H01L2224/0401 ,  H01L2224/0558 ,  H01L2224/05644 ,  H01L2224/13099 ,  H01L2224/13111 ,  H01L2924/01004 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01015 ,  H01L2924/01019 ,  H01L2924/01022 ,  H01L2924/01023 ,  H01L2924/01028 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/0105 ,  H01L2924/01074 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/04941 ,  H01L2924/05042 ,  H01L2924/1306 ,  H01L2924/00014 ,  H01L2924/00

Abstract: 本发明可使具有WPP技术的再配线的半导体装置的可靠性提高。再配线在半导体基板1S的面内具有彼此电性分离的本体图案2及虚设图案3。将与多层配线电性连接的本体图案2及浮动的虚设图案3设置成混合存在于半导体基板1S的面内。半导体基板1S的面内的本体图案2及虚设图案3合在一起的占有率，即再配线的占有率为35％以上且60％以下。