-
公开(公告)号：CN107402892B
公开(公告)日：2023-06-27
申请号：CN201710343722.0
申请日：2017-05-16
Applicant: 瑞萨电子株式会社
IPC: G06F12/14
Abstract: 在现有技术的半导体器件中存以下问题：不能针对在主算术单元中执行的程序使用的子算术单元对共享存储器的访问执行存储器保护。根据一个实施例，半导体器件包括：子算术单元，被配置为执行主算术单元执行的程序的一部分的处理，以及由主算术单元和子算术单元共享的共享存储器，其中所述子算术单元包括：存储器保护单元，被配置为基于从所述主算术单元提供的访问允许范围地址值来允许或禁止对所述共享存储器的访问，对所述共享存储器的访问是由子算术单元执行的处理产生的访问。
-
公开(公告)号：CN105391972B
公开(公告)日：2021-01-05
申请号：CN201510524774.9
申请日：2015-08-25
Applicant: 瑞萨电子株式会社
Abstract: 本发明涉及图像通信设备、图像发送设备和图像接收设备。包括编码部分、解码部分和图像识别部分。编码部分基于计算的编码模式对要输入的视频信号执行编码处理，并且发送编码流。解码部分对接收的编码流执行解码处理，并且输出解码图像。图像识别部分对解码图像执行图像识别处理。编码部分基于代表图像识别部分中的识别结果的确定性的识别准确性信息调整编码模式。
-
公开(公告)号：CN105847819B
公开(公告)日：2020-03-06
申请号：CN201510969813.6
申请日：2015-12-22
Applicant: 瑞萨电子株式会社
IPC: H04N19/423
Abstract: 本发明涉及图像处理设备和半导体设备。在图像处理设备中，运动图像解码处理从输入流提取待解码的目标图像的特征量，并且基于所述特征量，改变从外部存储器到高速缓存存储器的高速缓存填充的读取大小。所述特征量代表例如一个图片(帧或场)中的帧内宏块比例或运动向量变化。当帧内宏块比例高时，所述高速缓存填充的读取大小减小。
-
公开(公告)号：CN109785880A
公开(公告)日：2019-05-21
申请号：CN201811326029.3
申请日：2018-11-08
Applicant: 瑞萨电子株式会社
IPC: G11C11/409
Abstract: 本发明的实施例涉及半导体器件、数据处理系统、数据读取方法以及数据读取程序。本发明提供一种抑制处理延迟的半导体器件。该半导体器件配备有：多个读取单元，该多个读取单元读取在具有多个存储体的存储器中跨该多个存储体存储的数据；以及访问方法管理部分，当读取单元中的一个读取单元读取数据时，该访问方法管理部分根据除该一个读取单元之外的读取单元的操作情况，确定读取开始存储体编号为要开始读取的存储体编号，并且将所确定的读取开始存储体编号指示给该一个读取单元。
-
公开(公告)号：CN107820086A
公开(公告)日：2018-03-20
申请号：CN201710600897.5
申请日：2017-07-21
Applicant: 瑞萨电子株式会社
IPC: H04N19/17 , H04N21/845
CPC classification number: H04N19/107 , G06T9/007 , H04N19/105 , H04N19/122 , H04N19/17 , H04N19/436 , H04N19/44 , H04N19/573 , H04N21/4728 , H04N21/816 , H04N21/8455
Abstract: 本发明涉及半导体装置、移动图像处理系统、控制半导体装置的方法。可以平滑地移动显示区域。半导体装置顺序地接收多个整体图像，每个整体图像包括多个小画面图像，并且每个整体图像在时间上是连续的并且形成移动图像；并且对接收到的整体图像进行解码。这里，半导体装置包括：接收单元，接收包括小画面图像的整体图像；确定单元，确定包括要解码的小画面图像并且被包括在整体图像中的解码区域；和，解码单元，解码由确定单元确定并且被包括在整体图像中的解码区域中的小画面图像。当在解码区域中出现帧内帧的小画面图像时，确定单元确定新的解码区域。
-
Patent Agency Ranking
-
公开(公告)号：CN109785880B
公开(公告)日：2023-09-29
申请号：CN201811326029.3
申请日：2018-11-08
Applicant: 瑞萨电子株式会社
IPC: G11C11/409
Abstract: 本发明的实施例涉及半导体器件、数据处理系统、数据读取方法以及数据读取程序。本发明提供一种抑制处理延迟的半导体器件。该半导体器件配备有：多个读取单元，该多个读取单元读取在具有多个存储体的存储器中跨该多个存储体存储的数据；以及访问方法管理部分，当读取单元中的一个读取单元读取数据时，该访问方法管理部分根据除该一个读取单元之外的读取单元的操作情况，确定读取开始存储体编号为要开始读取的存储体编号，并且将所确定的读取开始存储体编号指示给该一个读取单元。
-
公开(公告)号：CN109726034B
公开(公告)日：2023-04-11
申请号：CN201811270546.3
申请日：2018-10-29
Applicant: 瑞萨电子株式会社
IPC: G06F11/10
Abstract: 本发明提供了数据处理设备，其在数据和错误控制编码要被存储在存储器中的情况下，减少存储器访问量。处理设备包括数据压缩部分、编码生成部分、绑定部分和传输部分。数据压缩部分通过对要存储在存储器中的并且具有预定数据长度的第一数据进行预定压缩处理来生成第二数据。编码生成部分生成针对第一数据或第二数据的错误控制编码。绑定部分通过将由数据压缩部分生成的第二数据绑定到由编码生成部分生成的错误控制编码来生成第三数据。传输部分以预定数据长度为单位向存储器传输由绑定部分生成的第三数据。
-
公开(公告)号：CN107066329B
公开(公告)日：2022-06-14
申请号：CN201610973476.2
申请日：2016-10-28
Applicant: 瑞萨电子株式会社
Abstract: 本发明涉及一种半导体装置以及半导体装置的控制方法。在半导体装置中，减小了当使用共享资源时进行仲裁所需的CPU的负荷。所述半导体装置包括CPU部件和硬件IP。在CPU部件中，执行软件模块。所述硬件IP包括存储单元、仲裁单元和计算单元。所述存储单元包括分别接收软件模块发送的操作请求的控制接收单元。计算单元基于从所述控制接收单元发送的操作请求来执行处理。所述仲裁单元控制在所述控制接收单元和所述计算单元之间的信息传输，使得所述计算单元只从所述控制接收单元中的任一个接收操作请求。
-
公开(公告)号：CN106028041B
公开(公告)日：2020-10-30
申请号：CN201610051676.2
申请日：2016-01-26
Applicant: 瑞萨电子株式会社
IPC: H04N19/436 , H04N19/176
Abstract: 提供了处理设备及其控制方法。提供在处理单元之间传输数据的多个传输模块(402‑0到402‑M)，以便分别对应于多个处理单元(401‑0到401‑M)。对于处理单元(401‑0到401‑M)中的每一个，第一环形总线(403‑0到403‑M)连接对应的处理单元内的子单元和对应于该处理单元的传输模块，以便对应的处理单元内的子单元和对应于该处理单元的传输模块形成环形形状。多个传输模块(402‑0到402‑M)被连接，以便多个传输模块(402‑0到402‑M)通过第二环形总线(404)来形成环形形状。
-
-
-
-
-
-
-
-
-
Search Results
33
records
(took 0.037 seconds)
