喷墨打印头
    13.
    发明公开
    喷墨打印头 审中-实审

    公开(公告)号:CN116391460A

    公开(公告)日:2023-07-04

    申请号:CN202180078223.8

    申请日:2021-10-21

    Inventor: 藤森敬和

    Abstract: 本发明提供一种喷墨打印头,其包括:致动器基板,其具有包含压力室的墨流路;可动膜形成层,其包含配置在压力室上且界定压力室的顶面部的可动膜;压电元件,其包含配置在可动膜上的下部电极、形成在下部电极上的压电体膜和形成在压电体膜上的上部电极;氢阻挡膜,其覆盖压电元件的表面之中的至少上部电极和压电体膜的侧面整个区域;以覆盖氢阻挡膜的方式形成在可动膜形成层上的层间绝缘膜;和形成在层间绝缘膜上的与压电元件连接的配线,在配线的中途插入有保险丝。

    铁电存储器装置
    14.
    发明授权

    公开(公告)号:CN101960531B

    公开(公告)日:2014-09-10

    申请号:CN200980106654.X

    申请日:2009-01-08

    CPC classification number: G11C11/22 G11C7/12 G11C11/4094

    Abstract: 本发明提供一种铁电存储器装置。通过按DRAM模式和FRAM模式分别设定BL上的电容,使DRAM模式下的BL电容减小化导致的高速化,和在FRAM模式下的BL电容确保兼顾并存。铁电存储器装置包括:在列方向配置的多个位线BL;在行方向配置的多个字线WL;多个极板线PL和位线电容控制线BLC;配置于多个位线BL与多个字线WL以及多个极板线PL的交叉部、且由铁电电容器CF和存储器单元晶体管QM构成的铁电存储器单元(32);配置于多个位线BL和位线电容控制线BLC的交叉部、且由负载电容CL和负载电容调节晶体管QL构成的负载电容调节单元(34)。

    非易失性存储门及其动作方法、及非易失性存储门装入型逻辑电路及其动作方法

    公开(公告)号:CN101960719A

    公开(公告)日:2011-01-26

    申请号:CN200980107095.4

    申请日:2009-01-08

    CPC classification number: H03K19/20 G11C11/22 H03K3/0375

    Abstract: 本发明提供一种非易失性存储门装入型逻辑电路,其装入电源断开后也可以保持数据的非易失性存储门,当进入待机状态时,可以同时断开电源。非易失性存储门装入型逻辑电路(10)具备具有逻辑门(16)的逻辑运算部(14)和非易失性存储门(12),所述非易失性存储门(12)具有:非易失性存储部(18);数据接口控制部(22),其邻接于非易失性存储部(18)而配置,接收用于向非易失性存储部(18)的数据写入及从非易失性存储部(18)的数据读取的非易失性存储控制信号(NVCTL);易失性存储部(24),其邻接于非易失性存储部(18)而配置,接收数据输入信号(D)及时钟信号(CLK),输出数据输出信号(Q)。

    具有光调制膜的光控制装置

    公开(公告)号:CN101414092A

    公开(公告)日:2009-04-22

    申请号:CN200810215199.4

    申请日:2006-01-19

    Abstract: 本发明提供一种具有光调制膜的光控制装置,其改善了光利用效率。光控制装置具备在基板上配列成平面状的多个像素。基板上形成有第一反射层。在第一反射层的上面设置有光调制膜。作为该光调制膜的材料选择的是折射率根据施加的电场而变化的PLZT等光电材料。在光调制膜的上面设置有透明电极。在透明电极的上面形成有第二反射层。该第二反射层是由电介质多层膜所形成,是把折射率不同的第一电介质膜和第二电介质膜交替层合而成。第一反射层、光调制膜和第二反射层构成谐振器。透明电极和第一反射层形成电极对,通过向光调制膜施加的电场来控制光控制装置的反射率。

    逻辑运算电路及逻辑运算方法

    公开(公告)号:CN1625837A

    公开(公告)日:2005-06-08

    申请号:CN03802858.1

    申请日:2003-01-22

    CPC classification number: G11C11/22 G11C7/1006 H03K19/185

    Abstract: 提供一种能够使用强电介质电容进行数据逻辑运算的逻辑运算电路和逻辑运算方法。逻辑运算电路(1)具备强电介质电容(CF1、CF2)、晶体管(MP)。强电介质电容(CF1)保持着逻辑算子所对应的极化状态P1。在运算、存储动作时,在强电介质电容(CF1)的第1端子(3)和第2端子(5)上分别施加第1运算数据y1=1所对应的电源电位Vdd和第2运算数据y2=0所对应的接地电位GND。由此,强电介质电容(CF1)的极化状态移至P4。P4所对应的残留极化状态为P2。对于y1和y2的组合(0-0,0-1,1-0,1-1),残留极化状态为P1,P1,P2,P1。在以后的读出动作中,通过晶体管(MP)得到对应于该残留极化状态的输出。

    非易失性存储门及其动作方法、及非易失性存储门装入型逻辑电路及其动作方法

    公开(公告)号:CN101960719B

    公开(公告)日:2013-05-01

    申请号:CN200980107095.4

    申请日:2009-01-08

    CPC classification number: H03K19/20 G11C11/22 H03K3/0375

    Abstract: 本发明提供一种非易失性存储门装入型逻辑电路,其装入电源断开后也可以保持数据的非易失性存储门,当进入待机状态时,可以同时断开电源。非易失性存储门装入型逻辑电路(10)具备具有逻辑门(16)的逻辑运算部(14)和非易失性存储门(12),所述非易失性存储门(12)具有:非易失性存储部(18);数据接口控制部(22),其邻接于非易失性存储部(18)而配置,接收用于向非易失性存储部(18)的数据写入及从非易失性存储部(18)的数据读取的非易失性存储控制信号(NVCTL);易失性存储部(24),其邻接于非易失性存储部(18)而配置,接收数据输入信号(D)及时钟信号(CLK),输出数据输出信号(Q)。

    逻辑运算电路、逻辑运算装置和逻辑运算方法

    公开(公告)号:CN100465875C

    公开(公告)日:2009-03-04

    申请号:CN200480003727.X

    申请日:2004-02-02

    CPC classification number: G11C15/046 G06F7/4824 G06F7/5332 G06F2207/3884

    Abstract: 提供一种可以用非易失性存储元件,存储数据和进行高可靠性并且高速的数据逻辑运算的逻辑运算电路等。以让用于负载的强电介质电容器(Cs′)的残留极化状态(s′)与用于存储的强电介质电容器(Cs)的残留极化状态(s)相反的方式,积极变更强电介质电容器(Cs′)的残留极化状态。在运算动作中,当基准电位c=0时,即便将第二被运算数据x=1赋予残留极化状态s(第一被运算数据)=0的强电介质电容器(Cs),强电介质电容器(Cs)也不发生极化反相。即便进行s=0、x=1以外的组合,强电介质电容器(Cs)也不发生极化反相。又,当将x=1赋予s=0的强电介质电容器(Cs)时耦合节点表示的电位VA=VA(0),与当将x=1赋予s=1的强电介质电容器(Cs)时耦合节点表示的电位VA=VA(1)之差大。

    具有光调制膜的光控制装置

    公开(公告)号:CN1993644A

    公开(公告)日:2007-07-04

    申请号:CN200680000507.0

    申请日:2006-01-19

    Abstract: 提供一种改善了光利用效率的反射型光控制装置。光控制装置(8)具备在基板(30)上配列成平面状的多个像素(10)。基板(30)上形成有第一反射层(32)。在第一反射层(32)的上面设置有光调制膜(34)。作为该光调制膜(34)的材料选择的是折射率根据施加的电场而变化的PLZT等光电材料。在光调制膜(34)的上面设置有透明电极(36)。在透明电极(36)的上面形成有第二反射层(40)。该第二反射层(40)是由电介质多层膜所形成,是把折射率不同的第一电介质膜(42)和第二电介质膜(44)交替层合而成。第一反射层(32)、光调制膜(34)和第二反射层(40)构成谐振器。透明电极(36)和第一反射层(32)形成电极对,通过向光调制膜(34)施加的电场来控制光控制装置(8)的反射率。

Patent Agency Ranking