-
-
公开(公告)号：CN107624179B
公开(公告)日：2022-01-25
申请号：CN201680030271.9
申请日：2016-05-31
Applicant: 英特尔公司
Inventor： J.B.卡恩 , R.P.曼戈尔德 , V.戈帕尔 , R.S.加西亚 , K.S.格里姆斯鲁德
IPC: G06F3/06
Abstract: 描述了涉及高效固态驱动器（SSD）数据压缩方案和布局的方法和装置。在一个实施例中，耦合到非易失性存储器的逻辑（例如从主机）接收数据并且压缩数据以生成经压缩的数据，之后将经压缩的数据存储在非易失性存储器中。经压缩的数据包括数据的经压缩的版本、经压缩的数据的大小、公共元信息，以及最终元信息。还公开和要求保护其它实施例。
-
公开(公告)号：CN110557254A
公开(公告)日：2019-12-10
申请号：CN201910360823.8
申请日：2019-04-30
Applicant: 英特尔公司
IPC: H04L9/14
Abstract: 本发明涉及基于进程的多密钥全存储器加密。公开了用于每进程存储器加密系统的系统、方法和电路系统。至少一个转译后备缓冲器（TLB）被配置成将用于密钥的密钥标识符编码在虚拟存储器地址或物理地址的一位或多位中。进程状态存储器被配置成存储将密钥标识符映射到唯一密钥的用于第一进程的第一进程密钥表和将密钥标识符映射到不同的唯一密钥的第二进程密钥表。活动进程密钥表存储器被配置成存储活动密钥表。响应于针对与虚拟存储器地址相对应的数据的请求，至少一个TLB被配置成将用于数据的密钥标识符提供给活动进程密钥表，以使得活动进程密钥表返回被映射到密钥标识符的唯一密钥。
-
公开(公告)号：CN108228137A
公开(公告)日：2018-06-29
申请号：CN201711403657.2
申请日：2017-12-22
Applicant: 英特尔公司
Inventor： V.戈帕尔
CPC classification number: G06F9/3001 , G06F7/5443 , G06F7/727 , G06F7/728 , G06F9/30065 , G06F9/30101 , G06F9/3016 , G06F9/30167 , G06F9/35 , H04L9/302
Abstract: 一个方面的处理器包含多个寄存器以及用来对指令进行解码的解码单元。指令要指示要存储第一整数、第二整数和模数的至少一个存储位置。运行单元与解码单元耦合并且与多个寄存器耦合。运行单元响应于指令而要将与第一整数、第二整数和模数对应的蒙哥马利乘法乘积存储在目标存储位置中。公开其他处理器、方法、系统和指令。
-
公开(公告)号：CN108027866A
公开(公告)日：2018-05-11
申请号：CN201680055767.1
申请日：2016-08-15
Applicant: 英特尔公司
CPC classification number: H04L9/0675 , G09C1/00 , H04L9/0631 , H04L9/14 , H04L2209/24 , H04L2209/34
Abstract: 处理系统包括存储器和操作地耦合到存储器的处理逻辑。处理逻辑识别输出位序列的一个或多个常数位。处理逻辑生成输出位序列的多个可变位。处理逻辑产生包括识别的常数位和生成的多个可变位的输出位序列。
-
Patent Agency Ranking
公开(公告)号：CN104364756A
公开(公告)日：2015-02-18
申请号：CN201380030617.1
申请日：2013-07-10
Applicant: 英特尔公司
IPC: G06F9/38
CPC classification number: G06F5/06 , G06F21/64 , H04L9/0643 , H04L9/3236 , H04L2209/12 , H04L2209/20
Abstract: 用于对单个可变长度的数据缓冲器执行串行数据处理算法的技术包括：将所述缓冲器的段流式传送到数据寄存器中，并行地对所述段中的每个执行所述算法，以及将对所述段中的每个执行所述算法的结果相组合以形成所述串行数据处理算法的输出。
-
公开(公告)号：CN107924448B
公开(公告)日：2022-02-08
申请号：CN201680050472.5
申请日：2016-08-29
Applicant: 英特尔公司
Abstract: 公开了用于硬件实施的单向密码术的发明的实施例。在一个实施例中，处理器包括处理器密钥位置、指令硬件和执行硬件。处理器密钥位置用来保存处理器密钥。指令硬件用来接收处理器的指令集中的第一指令。第一指令用来利用处理器密钥加密输入数据并且返回句柄。指令集没有与第一指令相对应的、用来利用处理器密钥解密句柄以返回输入数据的第二指令。执行硬件用来响应于由指令硬件接收到第一指令而执行利用处理器密钥加密输入数据并且返回句柄。
-
公开(公告)号：CN113485752A
公开(公告)日：2021-10-08
申请号：CN202110941501.X
申请日：2015-12-11
Applicant: 英特尔公司
Abstract: 本公开的发明名称是“用于提供SIMD SM4加密块密码功能性的指令和逻辑”。指令和逻辑提供单指令多数据(SIMD)SM4轮片操作。指令的实施例指定例如在立即操作数中的第一和第二源数据操作数集合和替换函数指示符。处理器的实施例可包括加密单元，其响应于第一指令而执行以下操作：响应于指示第一替换函数的替换函数指示符而在具有来自第二源数据操作数集合的对应密钥的第一源数据操作数集合的一部分上执行SM4轮交换的片；响应于指示第二替换函数的替换函数指示符使用具有来自第二来源数据操作数集合的对应常数的第一源数据操作数集合的另一部分执行SM4密钥生成的片，以及在SIMD目的地缓存器中存储第一指令的结果元素集合。
-
公开(公告)号：CN108228238A
公开(公告)日：2018-06-29
申请号：CN201711404299.7
申请日：2017-12-22
Applicant: 英特尔公司
CPC classification number: G06F9/30021 , G06F9/3001 , G06F9/30109 , G06F9/30112 , G06F15/8007 , G06F9/30145 , H03M7/3086
Abstract: 用于确定两个最小值和两个最大值的处理器指令及关联装置和方法。指令包括用于确定三或四个输入值中的两个最小值/最大值的2MIN/2MAX指令。2MIN指令采用两个操作数，第一操作数将并置的min1和min2值存储在第一寄存器中且将src2比较值或两个src2并置的src2值存储在第二寄存器中。比较器被用来实现用于确定src2值是否小于min1和min2中的每个的硬件逻辑。基于硬件逻辑，将min1、min2和src2中的两个最小值作为并置值存储在第一寄存器中。以类似方式实现2MAX指令，除了该比较是src2值是否大于max1和max2值中的每个。还提供了128位2MIN和2MAX SIMD指令。
-
公开(公告)号：CN108027864A
公开(公告)日：2018-05-11
申请号：CN201680055704.6
申请日：2016-08-12
Applicant: 英特尔公司
CPC classification number: H04L9/10 , G06F7/726 , G09C1/00 , H04L9/0631 , H04L2209/12 , H04L2209/125
Abstract: 一种处理系统包括：存储器和操作地耦合到存储器的密码加速器模块，密码加速器模块采用来通过执行以下来实现字节替代操作：输入位序列的第一映射仿射变换以产生第一中间位序列；第一中间位序列的逆变换以产生第二中间位序列；以及第二中间位序列的第二映射仿射变换以产生输出位序列。
-
-
-
-
-
-
-
-
-
Search Results
30
records
(took 0.035 seconds)
