公开(公告)号：KR1020080035237A

公开(公告)日：2008-04-23

申请号：KR1020060101643

申请日：2006-10-19

Applicant: 삼성전자주식회사

Inventor： 임정빈 ,  김혜영

IPC: G06F12/02 ,  G06F12/06 ,  G06F12/00

CPC classification number: G06F12/0246 ,  G06F2212/7205

Abstract: A non-volatile memory management method and a non-volatile memory based apparatus are provided to reduce the erase count for extending use-by date of a flash memory in which a program/erase count is limited. A non-volatile memory management method comprises the following several steps. If a simple merge operation is performed, a log block does not have effective data anymore, namely becomes ineffective(110). An amount of vacant memory or the number of clean pages in the ineffective log block is detected(120). The detected number of clean pages is compared with a reference value(130). If the number of clean pages is larger than the reference value, the corresponding ineffective log block is allocated to a clean page start address, namely a reusable pool with a start address of a vacant space(140). If the number of clean pages is not larger than the reference value, the corresponding ineffective log block is allocated to a garbage pool(150).

Abstract translation: 提供了一种非易失性存储器管理方法和基于非易失性存储器的装置，以减少用于扩展其中编程/擦除计数被限制的闪速存储器的使用日期的擦除计数。 非易失性存储器管理方法包括以下几个步骤。 如果执行简单的合并操作，则日志块不再有效数据，即变得无效（110）。 检测到无效日志块中的空闲内存量或干净页面的数量（120）。 将检测到的干净页数与参考值进行比较（130）。 如果干净页面的数量大于参考值，则相应的无效日志块被分配给干净的页面起始地址，即具有空闲空间的起始地址的可重用池（140）。 如果干净页面的数量不大于参考值，则将相应的无效日志块分配给垃圾池（150）。

公开(公告)号：KR1020100114381A

公开(公告)日：2010-10-25

申请号：KR1020090032882

申请日：2009-04-15

Applicant: 삼성전자주식회사

Inventor： 이창희 ,  임정빈 ,  윤정연 ,  고영구 ,  송동현

IPC: G06F12/00 ,  G06F9/06 ,  G06F13/16 ,  G06F13/38

CPC classification number: G06F3/061 ,  G06F3/065 ,  G06F3/0688 ,  G06F12/0246 ,  G06F13/24 ,  G06F2212/7207 ,  G11C16/102 ,  G11C2216/20

Abstract: PURPOSE: A non-volatile semiconductor memory controller for processing one request first before completing another request, a memory system having the same and a method thereof are provided to accelerate reading and writing speed of a flash memory while reducing response time for a host by processing another request before completing the in-process operation in a flash memory system. CONSTITUTION: A flash memory(200) stores user data and meta data. A first memory(120) loads the meta data. A second memory(130) stores and duplicates the meta data. A flash memory controller(150) duplicates the meta data saved in the first memory to the second memory in case of a first type operation requiring the change of meta data. The flash memory controller stores the changed meta data as described above in the first memory.

Abstract translation: 目的：提供一种非易失性半导体存储器控制器，用于在完成另一请求之前首先处理一个请求，提供具有该请求的存储器系统及其方法，以加速闪存的读取和写入速度，同时通过处理减少主机的响应时间 在闪存系统中完成在线操作之前的另一个请求。 构成：闪存（200）存储用户数据和元数据。 第一存储器（120）加载元数据。 第二存储器（130）存储和复制元数据。 在需要更改元数据的第一类型操作的情况下，闪存控制器（150）将保存在第一存储器中的元数据复制到第二存储器。 闪存控制器将如上所述的改变的元数据存储在第一存储器中。

公开(公告)号：KR1020100063495A

公开(公告)日：2010-06-11

申请号：KR1020080122041

申请日：2008-12-03

Applicant: 삼성전자주식회사

Inventor： 윤한빈 ,  고영구 ,  임정빈 ,  용환진 ,  이창희

IPC: G11C16/08 ,  G11C16/10 ,  G11C16/34

CPC classification number: G06F12/0246 ,  G06F2212/7201 ,  G06F2212/2022 ,  G11C16/08 ,  G11C16/10

Abstract: PURPOSE: A semiconductor device and an address mapping method thereof are provided to efficiently allocate storage space between dissimilar log types by changing a log block to one log block according to a log type. CONSTITUTION: A log type decision part(110) selects one among a first log type and a second log type which are dissimilar type according to the request of a processor of a semiconductor device. A first type log part(120) receives and writes a logical address for programming to a flash memory and program data to corresponding block when a control signal is selected to a first log type. A second type log part(130) receives and writes a logical address for programming to a flash memory and program data when a control signal is selected to a second log type. A merge part(140) changes a log block which is included in a log part among a first type log part and a second type log part to the log block of a different log part in response to the conversion request included in a control signal.

Abstract translation: 目的：提供半导体器件及其地址映射方法，以通过根据日志类型将日志块改变为一个日志块来有效地分配不同日志类型之间的存储空间。 构成：日志类型判定部（110）根据半导体装置的处理器的请求，选择不同种类的第一对数类型和第二对数类型之一。 当控制信号被选择为第一对数类型时，第一类型对数部分（120）接收并写入用于编程的逻辑地址到闪速存储器并将其写入对应的块。 当控制信号被选择为第二种类型时，第二类型日志部分（130）接收并写入用于编程的逻辑地址到闪速存储器和程序数据。 响应于包括在控制信号中的转换请求，合并部件（140）将包括在第一类型日志部分和第二类型日志部分中的日志部分中的日志块更改为不同日志部分的日志块。

公开(公告)号：KR101626080B1

公开(公告)日：2016-06-01

申请号：KR1020100014184

申请日：2010-02-17

Applicant: 삼성전자주식회사

Inventor： 윤한빈 ,  우영재 ,  임정빈

IPC: G06F12/02 ,  G06F12/16

CPC classification number: G11C16/10 ,  G11C11/5628 ,  G11C16/3418

Abstract: 비휘발성메모리장치의페이지버퍼관리방법이개시된다. 상기방법은 LSB 페이지버퍼에저장된 LSB 페이지데이터를페이지에프로그램하는단계와, 상기 LSB 페이지데이터에상응하는 MSB 페이지데이터가상기페이지에프로그램될때까지상기 LSB 페이지버퍼에저장된상기 LSB 페이지데이터를유지하는단계를포함한다.

公开(公告)号：KR1020150141238A

公开(公告)日：2015-12-18

申请号：KR1020140069367

申请日：2014-06-09

Applicant: 삼성전자주식회사

Inventor： 임정빈

IPC: G11C16/34 ,  G11C16/06

CPC classification number: G11C16/349 ,  G11C11/5628 ,  G11C11/5642 ,  G11C16/10 ,  G11C16/26 ,  G11C16/28 ,  G11C16/32 ,  G11C16/3418 ,  G11C16/3431 ,  G11C16/3459 ,  G11C2211/5621

Abstract: 본발명의실시예에따른메모리컨트롤러의동작방법은복수의메모리셀들중 미리정해진메모리셀들에평가데이터를프로그램하는단계; 주기적으로평가데이터가프로그램된미리정해진메모리셀들에대하여 IVS(Initial Verify Shift) 평가를수행하는단계; 및 IVS 평가결과를저장하는단계를포함하고, IVS 평가는평가데이터가프로그램된시점으로부터시간이경과한시간에따라미리정해진메모리셀들의문턱전압변화량을검출하는동작을가리킨다.

Abstract translation: 根据本发明的一个实施例，一种用于操作存储器控制器的方法包括以下步骤：在多个存储器单元中的预定存储器单元中编写评估数据; 周期性地执行关于其编程评估数据的预定存储单元的初始验证移位（IVS）评估; 并存储IVS评估结果。 IVS评估包括根据从评估数据被编程的时间点起的经过时间来检测预定存储器单元的阈值电压变化量的操作。

公开(公告)号：KR101469771B1

公开(公告)日：2014-12-08

申请号：KR1020080122041

申请日：2008-12-03

Applicant: 삼성전자주식회사

Inventor： 윤한빈 ,  고영구 ,  임정빈 ,  용환진 ,  이창희

IPC: G11C16/08 ,  G11C16/10 ,  G11C16/34

CPC classification number: G06F12/0246 ,  G06F2212/7201

Abstract: 플래시메모리를포함하는반도체장치및 이의어드레스사상방법이개시된다. 본발명의실시예에따른플래시메모리를포함하는반도체장치는상기반도체장치의프로세서의요청에따라서로다른타입(type)의제 1 로그방식및 제 2 로그방식중 하나를선택하여제어신호로출력하는로그타입결정부; 상기제어신호가상기제 1 로그방식이선택되었음을나타내는경우, 상기플래시메모리로의프로그램을위한논리주소및 프로그램데이터를수신하여대응되는로그블럭에기입하는제 1 타입로그부; 상기제어신호가상기제 2 로그방식이선택되었음을나타내는경우, 상기플래시메모리로의프로그램을위한논리주소및 프로그램데이터를수신하여대응되는로그블럭에기입하는제 2 타입로그부; 및상기제어신호에포함되는컨버젼요청에응답하여상기제 1 타입로그부및 상기제 2 타입로그부중 하나의로그부에속하는로그블럭을다른하나의로그부의로그블럭으로변환하는머지부를구비한다.

公开(公告)号：KR1020120005856A

公开(公告)日：2012-01-17

申请号：KR1020100066538

申请日：2010-07-09

Applicant: 삼성전자주식회사

Inventor： 이창희 ,  김장환 ,  임정빈 ,  송동현

IPC: G06F12/06 ,  G06F13/16 ,  G11C11/401

CPC classification number: G11C16/16 ,  G11C16/04 ,  G11C16/0483 ,  G11C16/349

Abstract: PURPOSE: A memory system and refresh method thereof are provided to secure the integrity of stored data by providing a refresh operation to a user. CONSTITUTION: A memory apparatus(130) includes memory blocks. A memory control unit(120) controls the refresh operation of the memory apparatus. The memory control unit groups the memory blocks included in the memory apparatus. The memory groups are refreshed according to a predetermined sequence. The memory control unit includes a refresh register(122) which stores the address of a final refresh group and the refresh sequence and a refresh management module(121) which determines the refresh sequence of the memory groups.

Abstract translation: 目的：提供一种存储器系统及其刷新方法，以通过向用户提供刷新操作来保护所存储数据的完整性。 构成：存储装置（130）包括存储块。 存储器控制单元（120）控制存储装置的刷新操作。 存储器控制单元对包含在存储装置中的存储块进行分组。 根据预定的顺序刷新存储器组。 存储器控制单元包括存储最终刷新组和刷新序列的地址的刷新寄存器（122）和确定存储器组的刷新序列的刷新管理模块（121）。

公开(公告)号：KR1020110094640A

公开(公告)日：2011-08-24

申请号：KR1020100014184

申请日：2010-02-17

Applicant: 삼성전자주식회사

Inventor： 윤한빈 ,  우영재 ,  임정빈

IPC: G06F12/02 ,  G06F12/16

CPC classification number: G11C16/10 ,  G11C11/5628 ,  G11C16/3418

Abstract: PURPOSE: A page buffer management method and devices performing the same are provided to guarantee a validity of data. CONSTITUTION: A page buffer(50) stores LSB (Least Significant Bit) page data which will be a program on the page. A control block(80) enables the page buffer to maintain the LSD page data until a MSB(Most Significant Bit) page data corresponding to the LSD page data is programmed on the page. The control block includes a determining circuit(82) and a control ciruit(84). If the determining circuit determines a successive programming of the MSB page data, the control circuit releases the LSB page data stored in the page buffer.

Abstract translation: 目的：提供页面缓冲管理方法和执行此操作的设备，以保证数据的有效性。 构成：页面缓冲器（50）存储将作为页面上的程序的LSB（最低有效位）页面数据。 控制块（80）使得页面缓冲器能够维护LSD页面数据，直到在页面上编程对应于LSD页面数据的MSB（最高有效位）页面数据。 控制块包括确定电路（82）和控制电路（84）。 如果确定电路确定MSB寻呼数据的连续编程，则控制电路释放存储在页缓冲器中的LSB页数据。

公开(公告)号：KR1020090066691A

公开(公告)日：2009-06-24

申请号：KR1020070134360

申请日：2007-12-20

Applicant: 삼성전자주식회사

Inventor： 이창희 ,  고영구 ,  임정빈 ,  황지호 ,  윤한빈 ,  이동기

IPC: G11C16/34 ,  G11C29/42 ,  G11C16/26

CPC classification number: G11C16/26 ,  G11C11/5642 ,  G11C16/0483 ,  G11C16/10 ,  G11C29/42

Abstract: A semiconductor memory device for increasing the reading the number of cycles is provided, which increases the number of read cycles by programming data recovering the reading fail in the new data block. A semiconductor memory device(10) comprises the nonvolatile memory(100) and memory controller(200). The nonvolatile memory has a plurality of data blocks. The memory controller controls the operation of the nonvolatile memory. The memory controller recovers the error bit of data stored in the nonvolatile memory by using the ECC(Error Correction Code) circuit. The memory controller copies the recovered error bit in the new data block.

Abstract translation: 提供了一种用于增加读取次数的半导体存储器件，其通过编程恢复新数据块中的读取失败的数据来增加读取周期的数量。 半导体存储器件（10）包括非易失性存储器（100）和存储器控制器（200）。 非易失性存储器具有多个数据块。 存储器控制器控制非易失性存储器的操作。 存储器控制器通过使用ECC（纠错码）电路恢复存储在非易失性存储器中的数据的错误位。 内存控制器复制新数据块中的恢复错误位。

公开(公告)号：KR100818797B1

公开(公告)日：2008-04-01

申请号：KR1020060101644

申请日：2006-10-19

Applicant: 삼성전자주식회사

Inventor： 임정빈 ,  김혜영 ,  최영준 ,  이동기 ,  이시윤

IPC: G06F12/00 ,  G06F9/06

CPC classification number: G06F12/0246 ,  G06F2212/1036 ,  G06F2212/7211

Abstract: A method and a device for adjusting a memory capacity are provided to adjust a user usable memory capacity and a reserved memory capacity of the flash EEPROM according to a use state of the data storage device, thereby increasing lifetime of a flash EEPROM(Electronically Erasable Programmable ROM)-based storage device. A flash EEPROM(40) includes a user usable memory region(41) for storing user data and a reserved memory region(43) having at least one reserved block(45). A processor(30) stores a series of instructions, and reconfigures mapping information of the flash EEPROM representing the user usable memory region and the reserved memory region based on an inputted parameter when the instructions are executed in response to a capacity adjusting command. The parameter is a user usable memory region value, a reserved memory region value, a ratio between the user and reserved memory region values, or the number of reserved blocks. The processor includes an FTL(Flash Translation Layer) and the FTL reconfigures the mapping information of the flash EEPROM based on the inputted parameter.

Abstract translation: 提供一种用于调整存储器容量的方法和装置，以根据数据存储装置的使用状态来调整用户可用存储容量和闪存EEPROM的预留存储容量，从而提高闪存EEPROM的寿命（电可擦除可编程 ROM）的存储设备。 闪存EEPROM（40）包括用于存储用户数据的用户可用存储区域（41）和具有至少一个保留块（45）的保留存储器区域（43）。 处理器（30）存储一系列指令，并且当响应于容量调整命令执行指令时，基于输入的参数来重新配置表示用户可用存储区域和预留存储器区域的闪存EEPROM的映射信息。 该参数是用户可用的存储器区域值，保留的存储器区域值，用户与保留的存储器区域值之间的比例，或保留块的数量。 处理器包括FTL（闪存转换层），FTL根据输入的参数重新配置闪存EEPROM的映射信息。