公开(公告)号：KR100929068B1

公开(公告)日：2009-11-30

申请号：KR1020050090561

申请日：2005-09-28

Applicant: 삼성전자주식회사

Inventor： 하지원 ,  임은정 ,  오현석 ,  윤정욱

IPC: H04L27/34 ,  H04L27/38 ,  H04J3/00

CPC classification number: H04L1/0071 ,  H04L1/0065 ,  H04L27/2647 ,  H04L27/3488

Abstract: 본 발명은 무선통신 시스템에서 비트 인터리빙, 심볼 인터리빙, 심볼 매핑을 순서대로 거쳐 생성된 데이터를 수신하는 장치 및 방법에 대한 것이다. 본 발명에 따른 무선통신 시스템에서 비트 인터리빙, 심볼 인터리빙, 심볼 매핑을 순서대로 거쳐 생성된 데이터를 수신하는 장치는, 비트 인터리빙, 심볼 인터리빙, 심볼 매핑을 순서대로 거쳐 생성되고 무선 채널을 거쳐 수신된 동위상(I)/직교위상(Q) 데이터를 입력으로 하여 상기 I/Q 데이터를 고속 퓨리에 변환(FFT)하는 FFT부와, 상기 고속 퓨리에 변환된 I/Q 데이터와 상기 I/Q 데이터의 심볼 디매핑에 사용되기 위한 참조값들을, 상기 심볼 인터리빙에 대응하여 심볼 디인터리빙하여 심볼 디인터리빙된 I/Q 데이터 및 참조값들을 출력하는 심볼 디인터리버와, 상기 참조값들에 따라 상기 심볼 디인터리빙된 I/Q 데이터를, 상기 심볼 매핑에 대응하여 심볼 디매핑하는 심볼 디매핑부와, 상기 심볼 디매핑된 데이터를 상기 비트 인터리빙에 대응하여 비트 디인터리빙하는 비트 디인터리버를 포함한다.
DVB-T/H, BIT INTERLEAVING, SYMBOL INTERLEAVING, SYMBOL MAPPING, SYMBOL DEINTERLEAVING, SYMBOL DEMAPPING, BIT DEINTERLEAVING

Abstract translation: 本发明涉及的装置和用于接收通过作为比特交织，符号交织，符号映射在无线通信系统中为了产生数据的方法。 位在根据本发明的无线通信系统中交织，符号用于经由符号映射顺序接收所生成的数据的交织单元是比特交织，符号交织，通过符号映射顺序生成接收通过无线电信道这样的 相（I）/正交（Q）和I / Q数据的数据作为输入的快速傅里叶变换（FFT）FFT单元，用于快速傅立叶变换的I / Q数据和I的符号的di / Q数据 根据该参考值，以在映射时，符号解交织器，符号解交织的基准值使用，并输出该符号解交织的I / Q数据和参考值对应于该符号交织，符号解交织的I / Q数据 一个，和符号解映射单元，用于解映射对应于所述符号映射的符号，对应于比特二炔比特交织映射的数据，符号D. 和起居位解交织器的。

公开(公告)号：KR100871210B1

公开(公告)日：2008-12-01

申请号：KR1020060051497

申请日：2006-06-08

Applicant: 삼성전자주식회사

Inventor： 임은정 ,  노희진 ,  백경현

IPC: H04L27/26

Abstract: 본 발명은 직교 주파수 분할 다중화를 사용하는 기기에서 심벌 타이밍 조절이후 채널추정 및 보정에 관한 방법 및 장치를 제공한다.
이러한 본 발명은 수신된 OFDM 심벌이 고속 푸리에 변환을 거쳐 파일럿 심벌들과 데이터 심벌들로 복조되면 상기 OFDM 심벌의 채널추정값을 구하고, 심벌 타이밍이 조절된 만큼의 위상옵셋값을 계산한다. 상기 위상옵셋값을 상기 채널추정값에 반영하여 왜곡된 위상을 보상해 주고, 시간-주파수축을 기준으로한 2차원 보간을 실시한다. 상기 2차원 보간으로 계산된 채널추정값들을 이용하여 해당하는 OFDM 심벌중 데이터 심벌들의 채널보상을 이루고, 원래의 정보로 복호시킨다.
타이밍, 조절, 조절, 채널추정, OFDM, 직교 주파수 분할 다중화

公开(公告)号：KR1020070031769A

公开(公告)日：2007-03-20

申请号：KR1020050086563

申请日：2005-09-15

Applicant: 삼성전자주식회사

Inventor： 임은정 ,  탁연지 ,  하지원

IPC: G06F17/14

CPC classification number: H04L27/265 ,  G06F17/142

Abstract: 본 발명은 고속 퓨리에 변환 장치 및 그 방법에 관한 것으로, 특히 단일 버터플라이를 이용한 고속 퓨리에 변환 장치 및 그 방법에 관한 것이다.
본 발명에서는 단일 버터플라이 구조를 이용하여 FFT를 구현할 때 메모리를 적게 사용하고, FFT 블록을 처리하는 시간(processing time)을 줄이며, r개의 데이터를 한번에 읽어 들여 처리할 수 있는 단일 버터플라이 구조를 통해 메모리를 효율적으로 운용할 수 있는 장치 및 방법을 제공한다.
이에 따른 본 발명의 장치는, Radix-2
n (여기서 n은 자연수)의 구조를 가지는 단일 버터플라이를 이용하여 고속 퓨리에 연산을 수행하기 위한 장치로서, 서로 다른 4개의 소단위 메모리로 구성된 메모리부와, 상기 버터플라이 연산이 이루어질 때마다 카운트 값을 증가시키는 카운터와, 상기 카운터 값에 의거하여 상기 각 소단위 메모리들에서 중복되지 않고 하나씩 독취 및 기록할 수 있는 데이터 주소를 발생하는 데이터 주소 발생기와, 상기 주소 발생기로부터 수신된 데이터 주소 정보에 의거하여 입력 데이터들을 저장하는 기록부와, 상기 주소 발생기로부터 수신된 데이터 주소 정보에 의거하여 상기 버터플라이로 입력할 데이터들을 상기 각 소단위 메모리로부터 하나씩 독취하여 출력하는 독취부를 포함한다.
버터플라이, 단일 버터플라이, 고속 퓨리에 변환, FFT