公开(公告)号：KR1020170137641A

公开(公告)日：2017-12-13

申请号：KR1020170068246

申请日：2017-06-01

Applicant: 서울대학교산학협력단

Inventor： 이종호 ,  신종민

IPC: G01N27/414 ,  G01N27/00

CPC classification number: G01N27/4141 ,  G01N27/002 ,  G01N27/16 ,  G01N33/0031 ,  H01L29/42328 ,  H01L29/788

Abstract: 본발명은수평형플로팅전극을가지는 FET형센서의펄스구동방법에관한것이다. 상기 FET 형센서의펄스구동방법은, 상기제어전극에하나또는둘 이상의펄스형태의읽기준비전압(pre-bias())를인가하는읽기준비단계; 및상기제어전극에하나또는둘 이상의펄스형태의읽기전압(read-bias () )을인가하고, 상기드레인과소스사이에는상기읽기전압펄스와동기화된펄스전압()을인가하는읽기단계;를구비한다. 제어전극의입력단자에인가되는 pre-bias 펄스전압의폭이나크기에따라반응성및 회복시간을개선시킬수 있고, 산화성및 환원성가스의구분이가능하다. 또한, 읽기구간에만 FET형센서에전류가흐르기때문에전력소모를크게줄일수 있다. 또한, 본발명에따른펄스구동방법은히터를내장한 FET형센서에도적용될수 있다. Heater의 heating-bias, pre-bias, read-bias 펄스의폭, 크기, 순서, 개수를조합하여인가해줌으로써, 반응시 감지물질층을가열시켜반응및 회복특성을개선시킬수 있다. 또한, 읽기구간을제외한 pre-bias 와 heating구간에서는센서에전류가흐르지않기때문에소비전력을낮출수 있어저전력, 모바일제품에적용이가능하다.

Abstract translation: 本发明涉及具有水平浮动电极的FET型传感器的脉冲驱动方法。 所述FET型传感器的脉冲驱动方法包括：读取准备步骤，向所述控制电极施加一个或两个或更多个准备好读取电压的脉冲（预偏置（））; 以及读取步骤，将一个或多个脉冲的读取电压（read-bias（））施加到控制电极，并且在漏极和源极之间施加与读取电压脉冲同步的脉冲电压（） 的。 根据施加到控制电极的输入端的预偏置脉冲电压的宽度或尺寸可以改善反应性和恢复时间，并且可以区分氧化和还原气体。 另外，由于电流仅在读取部分流过FET型传感器，所以功耗可以大大降低。 根据本发明的脉冲驱动方法也可以应用于具有内置加热器的FET型传感器。 通过应用加热偏置，预偏置和读偏置脉冲宽度，尺寸，顺序和加热器数量，可以通过在反应期间加热感测材料层来改善反应和恢复特性。 另外，在除了读取部分之外的预偏置和加热部分中，由于电流不流入传感器，所以可以降低功耗，从而可以将其应用于低功率和移动产品。

公开(公告)号：KR1020170054984A

公开(公告)日：2017-05-18

申请号：KR1020160130830

申请日：2016-10-10

Applicant: 삼성전자주식회사 ,  서울대학교산학협력단

Inventor： 최상천 ,  이종호 ,  김지훈 ,  남윤호

IPC: A61B5/055 ,  A61B5/00 ,  G01R33/34 ,  G01R33/36

CPC classification number: A61B5/055 ,  A61B5/0033 ,  G01R33/34 ,  G01R33/3628

Abstract: 하나의 TR(repetition time) 동안적어도하나의 RF 신호를대상체로조사하고, 대상체로부터방출되는에코신호들(echo signals)을수신하는스캐너; 및하나이상의제어신호를스캐너에전송함으로써, 스캐너를제어하는제어부;를포함하며, 제어부는, 하나의 TR 동안 RF 여기펄스(RF excitation pulse) 및리포커싱펄스(refocusing pulse)를대상체로조사하도록스캐너를제어하고, TE(echo time) 이전에 k-공간의제1 라인(line)에대응되는제1 에코신호를수신하며, TE 이후에 k-공간의제2 라인에대응되는제2 에코신호를수신하도록스캐너를제어하며, k-공간에기초하여자기공명영상을복원하는, 자기공명영상장치를개시한다.

Abstract translation: 扫描仪，其在一个重复时间（TR）期间向主体照射至少一个RF信号并且接收从主体发射的回波信号; 以及控制单元，用于通过向所述扫描仪发送一个或多个控制信号来控制所述扫描仪，其中所述控制单元控制所述扫描仪在一个TR期间用射频激励脉冲和重聚焦脉冲照射所述物体 ，接收对应于TE（回波时间）之前的k空间的第一行的第一回声信号，接收对应于TE之后的k空间的第二行的第二回声信号 并恢复基于k空间的磁共振图像。

公开(公告)号：KR101538071B1

公开(公告)日：2015-07-21

申请号：KR1020140065533

申请日：2014-05-30

Applicant: 서울대학교산학협력단

Inventor： 이종호 ,  조성민

IPC: H01L27/115 ,  H01L29/788 ,  H01L21/8247

CPC classification number: G11C16/26 ,  G11C11/5642 ,  G11C16/0483 ,  H01L27/11556 ,  H01L27/1157 ,  H01L27/11582 ,  H01L27/1203 ,  H01L29/0649 ,  H01L29/42356 ,  H01L29/7827 ,  H01L29/7831 ,  H01L29/7841 ,  H01L27/11521

Abstract: 본발명은셀 스트링및 이의읽기방법에관한것이다. 상기셀 스트링은, 절연층표면에형성된반도체바디; 상기반도체바디의양단에각각형성되되서로다른유형의불순물로도핑되어형성된제1 반도체영역과제2 반도체영역; 서로이격배치되어전기적으로분리된 2개이상의제어전극; 및상기반도체바디와상기제어전극사이에형성된게이트절연막스택;을구비하고, 상기반도체바디는적어도 2층으로구성되되인접한층 사이에는에너지밴드갭이서로다른것을특징으로하며, 상기반도체바디는진성반도체로구성되거나불순물이도핑된것을특징으로하며, 상기제1 반도체영역과제2 반도체영역은반도체바디보다높은농도로도핑된것을특징으로한다.

Abstract translation: 细胞串及其读取方法技术领域本发明涉及细胞串及其读取方法。 电池串包括形成在绝缘层的表面上的半导体本体; 第一半导体区域和第二半导体区域，其分别形成在半导体主体的两端并掺杂有不同类型的杂质; 至少两个彼此电分离的控制电极; 以及形成在半导体本体和控制电极之间的栅极绝缘层堆叠。 半导体主体由至少两层组成，并且在相邻层之间具有不同的能量带隙。 半导体本体由本征半导体制成或掺杂杂质。 第一区域和第二区域的掺杂浓度高于半导体本体的掺杂浓度。

公开(公告)号：KR101526555B1

公开(公告)日：2015-06-09

申请号：KR1020140109727

申请日：2014-08-22

Applicant: 서울대학교산학협력단

Inventor： 이종호

IPC: H01L27/115 ,  H01L21/8247 ,  H01L29/788

CPC classification number: H01L29/792 ,  G11C16/0466 ,  G11C16/12 ,  G11C16/14 ,  H01L29/4234 ,  H01L29/42344 ,  H01L29/42348 ,  H01L29/42352 ,  H01L29/78391 ,  H01L29/7881 ,  H01L27/11521

Abstract: 본발명은재구성가능소자구현에있어서, 독립된상부게이트와하부게이트를구현하여기존의동일기능의재구성가능소자에비해서집적도를크게증가시켰으며, 소자내에비휘발성메모리기능이내재된독립된하부전극어레이를기반으로재구성가능회로동작시에동적기생성분의감소와배선의복잡도감소가가능하며, 궁극적으로전력소모를감소시킬수 있는구조이다. 또한, 기존의재구성가능소자에비해서다기능소자의기능다양성 , 공정상의정렬여유도, 채널내 극소전기적도핑구현능력, 공정적으로상향식과하향식방법과의호환성, 1D, 2D 소재와의정합성등 다양한특성관점에서탁월한우수성을보이는소자를제공한다.

Abstract translation: 在可重新配置的电子设备中，具有独立的上门和下门。 与现有的可重新配置的电子设备相比，集成度可以大大提高。 基于在器件中具有非易失性存储功能的独立的下电极阵列，在可重构电路的操作中可以减少动态寄生元件和线的复杂性。 最终可以降低功耗。 此外，与现有的可重新配置的电子器件相比，该器件具有诸如多功能器件的功能多样性，工艺的布置余量，在通道中形成电掺杂的能力，向上方法和向下的方法之间的兼容性 方法，以及与1D和2D材料的匹配。

公开(公告)号：KR101517915B1

公开(公告)日：2015-05-06

申请号：KR1020140011565

申请日：2014-01-29

Applicant: 서울대학교산학협력단

Inventor： 이종호

IPC: H01L27/115

CPC classification number: H01L27/11521

Abstract: 본발명은신경모방기술을구현할수 있는셀 스트링에관한것이다. 상기셀 스트링은, 트렌치에의해분리된쌍둥이핀으로형성된담장형반도체; 측벽에절연물질이도포된트렌치의내부에형성된바디전극; 상기담장형반도체의표면에스택구조로형성된게이트절연막스택; 및상기게이트절연막스택의상부에형성된다수개의제어전극;을구비한다. 각셀 소자는바이어스조건에따라터널링트랜지스터또는게이티드다이오드로동작하여게이트절연막스택의전하저장층에저장된전하를감지하여비트라인으로제공함에따라시냅스의흥분전달기능을모방하거나, MOS 트랜지스터또는비휘발성트랜지스터로동작하여시냅스의억제기능을모방함으로써, 시냅스의다양한기능들을모델링할수 있게된다.

Abstract translation: 本发明涉及能够实现神经形态技术的细胞串。 电池串包括形成有由沟槽分隔开的双引脚的栅栏型半导体，形成在沟槽中的绝缘材料涂覆在其侧壁上的主体电极，形成在表面上的栅极绝缘堆叠 具有堆叠结构的栅栏型半导体，以及形成在栅极绝缘堆叠的上侧的多个控制电极。 每个单元器件根据偏置条件作为隧道晶体管或门控二极管工作，感测存储在栅极绝缘堆叠的电荷存储层中的电荷，并将电荷提供给位线。 因此，通过复制突触的兴奋性传递功能或通过作为MOS晶体管或非易失性晶体管来复制突触的抑制功能来建模突触的各种功能。

公开(公告)号：KR101430415B1

公开(公告)日：2014-08-14

申请号：KR1020120061848

申请日：2012-06-09

Applicant: 서울대학교산학협력단

Inventor： 이종호

IPC: H01L27/115 ,  H01L21/8247

CPC classification number: H01L27/11563 ,  G11C16/0408 ,  H01L27/1021 ,  H01L27/1157 ,  H01L29/785 ,  H01L29/792 ,  H01L29/8613 ,  H01L29/8615 ,  H01L29/8616

Abstract: 본 발명은 담장형 반도체를 2개의 쌍둥이 핀으로 분리시키고, 각 핀에 게이트 다이오드 구조를 갖는 메모리 셀로 메모리 셀 스트링을 형성함으로써, 집적도를 높일 수 있음은 물론, 이웃 셀간의 간섭을 근본적으로 막을 수 있고, 게이트 전극이 감싸는 제 1 반도체층 및 PN 접합에 공핍 영역 상에 형성함으로써, GIDL에 의한 메모리 동작으로 종래 낸드 플래시 메모리 어레이에서 필수적으로 요구되었던 GSL 및 CSL을 제거하여, 집적도를 획기적으로 높일 수 있어, 신경모방 기술에도 적용할 수 있는 비휘발성 메모리의 셀 스트링 및 이를 이용한 메모리 어레이를 제공한다.

公开(公告)号：KR1020130099633A

公开(公告)日：2013-09-06

申请号：KR1020120021285

申请日：2012-02-29

Applicant: 동국대학교 산학협력단 ,  서울대학교산학협력단

Inventor： 서영권 ,  박정극 ,  한미정 ,  이종호 ,  윤희훈 ,  김수찬 ,  김성민

IPC: C12N5/074 ,  C12N13/00 ,  C12N5/079 ,  C12N5/02

Abstract: PURPOSE: A method for differentiating adult stem cells into schwann cells is provided to effectively differentiate adult stem cells into schwann cells without an expensive differentiation medium. CONSTITUTION: A method for differentiating adult stem cells into schwann cells using an electromagnetic field comprises the steps positioning the adult stem cells in the electromagnetic field at a frequency of 1-200 Hz; and culturing the adult stem cells. The intensity of the electromagnetic field is 0.5-2 mT. The culturing comprises the steps of: culturing the adult stem cells in an alpha-MEM medium containing beta-mercaptoethanol for 12-36 hours; culturing the adult stem cells in an alpha-MEM medium containing trans-retinoic acid for 60-82 hours; and culturing the adult stem cells in an alpha-MEM medium containing forskolin for 7-14 days.

Abstract translation: 目的：提供一种将成体干细胞分化为雪旺氏细胞的方法，以有效地将成体干细胞分化成施旺细胞，而不需要昂贵的分化培养基。 构成：使用电磁场将成体干细胞分化成雪旺氏细胞的方法包括以1-200Hz的频率将成体干细胞定位在电磁场中的步骤; 并培养成体干细胞。 电磁场强度为0.5-2 mT。 培养包括以下步骤：在含有β-巯基乙醇的α-MEM培养基中培养12-36小时的成体干细胞; 在含有反式视黄酸的α-MEM培养基中培养成体干细胞60-82小时; 并在含有毛喉素的α-MEM培养基中培养成体干细胞7-14天。

公开(公告)号：KR1020130025256A

公开(公告)日：2013-03-11

申请号：KR1020110088668

申请日：2011-09-01

Applicant: 서울대학교산학협력단

Inventor： 이종호

IPC: H01L27/115 ,  H01L21/8247

CPC classification number: H01L27/11521 ,  B82Y10/00 ,  H01L21/28273 ,  H01L27/11519

Abstract: PURPOSE: A nonvolatile memory device including twin fins separated by a shield electrode and a NAND flash memory array using the same are provided to increase integration by preventing interference between adjacent cells using the shield electrode. CONSTITUTION: A fence type semiconductor(10a) is protrusively formed on a semiconductor substrate. An isolation insulating layer is filled in the fence type semiconductor with a preset height. A gate insulation layer stack(60) includes a charge storage layer on both sides of the fence type semiconductor on the isolation insulating layer. A control electrode(70) surrounds the gate insulation layer stack. The fence type semiconductor is vertically separated from the control electrode to form twin fins(11,12). An insulation layer is formed on both sides of the twin fins and a shield electrode is filled between the twin fins.

Abstract translation: 目的：提供一种非易失性存储器件，包括由屏蔽电极分离的双翅片和使用其的NAND快闪存储器阵列，以通过防止使用屏蔽电极的相邻单元之间的干扰来增加积分。 构成：栅极型半导体（10a）突出地形成在半导体衬底上。 隔离绝缘层以预设高度填充在栅栏型半导体中。 栅极绝缘层堆叠（60）在隔离绝缘层上的栅栏型半导体的两侧包括电荷存储层。 控制电极（70）围绕栅极绝缘层堆叠。 栅栏型半导体与控制电极垂直分离，形成双翅片（11,12）。 在双翅片的两侧形成有绝缘层，并且在双翅片之间填充有屏蔽电极。

公开(公告)号：KR101167551B1

公开(公告)日：2012-07-23

申请号：KR1020110019971

申请日：2011-03-07

Applicant: 서울대학교산학협력단

Inventor： 이종호

IPC: H01L27/115 ,  H01L21/8247

CPC classification number: H01L27/11582 ,  H01L27/1157 ,  H01L27/2481 ,  H01L21/823885 ,  H01L27/0688 ,  H01L27/11578 ,  H01L27/2409

Abstract: PURPOSE: A 3D memory cell stack having a horizontal type selection element is provided to conspicuously improve scattering property between memory cell elements which are perpendicularly laminated by simultaneously forming a selection element material layer on each level. CONSTITUTION: A vertical electrode(10) is vertically formed on a bottom insulating layer. A resistance alteration material layer(20) is formed in order to contact with both sides of the vertical electrode in a first direction. The vertical electrode is sandwiched in between two separation insulating layer posts(31, 32). A selection element material layer(50) is symmetrically formed between the two separation insulating layer posts. Two horizontal electrodes(60) are symmetrically on opposite side of the vertical electrode.

Abstract translation: 目的：提供一种具有水平型选择元件的3D存储单元堆叠，以便通过在每一层上同时形成选择元素材料层来显着改善垂直层叠的存储单元元件之间的散射特性。 构成：垂直电极（10）垂直形成在底部绝缘层上。 形成电阻改变材料层（20）以便在第一方向上与垂直电极的两侧接触。 垂直电极夹在两个隔离绝缘层柱（31,32）之间。 选择元件材料层（50）对称地形成在两个分离绝缘层柱之间。 两个水平电极（60）对称地位于垂直电极的相对侧上。

公开(公告)号：KR101160084B1

公开(公告)日：2012-06-26

申请号：KR1020110010150

申请日：2011-02-01

Applicant: 서울대학교산학협력단

Inventor： 이종호

IPC: H01L27/108 ,  H01L21/8242

CPC classification number: H01L29/8083 ,  H01L29/42392 ,  H01L29/66893 ,  H01L29/7827

Abstract: PURPOSE: A semiconductor memory device having a low leakage current is provided to reduce a leakage current in the off state by including a low band gap region having a band gap lower than a first semiconductor region in the first semiconductor region. CONSTITUTION: A semiconductor body(5) is formed on a column type semiconductor equipped with a first side and a second side. The first side and the second side are faced each other. A gate insulating layer(6) is formed on a region except for the first side and the second side among the surfaces of the semiconductor body. A gate electrode(7) is formed on the surface of the gate insulating layer. A first semiconductor region(3) is formed on the first side of the semiconductor body. A second semiconductor region(10) is formed on the second side faced with the first side surface of the semiconductor body.

Abstract translation: 目的：提供一种具有低泄漏电流的半导体存储器件，通过在第一半导体区域中包括具有低于第一半导体区域的带隙的低带隙区域来减少处于断开状态的漏电流。 构成：半导体本体（5）形成在配有第一面和第二面的列式半导体上。 第一面和第二面相互面对。 在半导体本体的表面之外的第一侧和第二侧的区域上形成栅极绝缘层（6）。 栅电极（7）形成在栅极绝缘层的表面上。 第一半导体区域（3）形成在半导体本体的第一侧上。 第二半导体区域（10）形成在面对半导体本体的第一侧表面的第二面上。