公开(公告)号：KR101101993B1

公开(公告)日：2012-01-13

申请号：KR1020100085492

申请日：2010-09-01

Applicant: 서울대학교산학협력단 ,  광운대학교 산학협력단

Inventor： 한규승 ,  최기영

IPC: G06F9/06 ,  G06F9/30

CPC classification number: G06F9/30072 ,  G06F9/34 ,  G06F9/3887

Abstract: PURPOSE: A processing device, a PE control device, and a method thereof are provided to support predication execution in a SIMD(Single Command Multiple Data) machine by the state of PE is changed according to the conditional information of sleep command. CONSTITUTION: A PE(Processing Element)(200) performs calculation according to control signals. A PE controller(210) transmits control signals outputted based on external command to the PE. When the command is a sleep command including condition information and a sleep cycle value, the PE controller compares the condition information of the sleep command with the former calculation result performed by the PE. When the calculation result is matched in the condition of the condition information of the sleep command, the PE controller blocks the electrical transmission of the control signal according to the command for the cycle of the sleep cycle value.

Abstract translation: 目的：提供一种处理装置，PE控制装置及其方法，以根据睡眠命令的条件信息来改变SIMD（Single Command Multiple Data，单命令多数据）机器中的状态的预测执行。 构成：PE（处理元件）（200）根据控制信号进行计算。 PE控制器（210）将对外部命令输出的控制信号发送给PE。 当命令是包括条件信息和睡眠周期值的休眠命令时，PE控制器将休眠命令的条件信息与PE执行的前一计算结果进行比较。 当在睡眠命令的条件信息的条件下计算结果匹配时，PE控制器根据睡眠周期值周期的命令来阻止控制信号的电传输。

公开(公告)号：KR100948512B1

公开(公告)日：2010-03-25

申请号：KR1020080090012

申请日：2008-09-11

Applicant: 주식회사 시너지이노베이 ,  서울대학교산학협력단

Inventor： 양훈모 ,  조만휘 ,  박일현 ,  최기영

IPC: G06F7/483 ,  G06F7/57 ,  G06F9/30

CPC classification number: G06F7/57 ,  G06F2207/3824

Abstract: 본 발명은 종래의 재구성 어레이 구조와 거의 비슷한 하드웨어 크기를 가지면서도 부동 소수점 연산을 비교적 빠르게 수행할 수 있고, 저전력 및 가격대비 고성능비 특성을 갖는 재구성 어레이 프로세서(Reconfigurable Array Processor) 및 그 프로세서를 포함한 멀티미디어 플랫폼을 제공한다. 그 재구성 어레이 프로세서는 2개 이상의 정수 연산 프로세싱 요소(processing element: PE)가 결합하여 이루어진 부동 소수점 유닛(Floating-Point Unit: FPU)-PE가 다수 개 배열된 PE 어레이(array); 상기 PE 어레이의 행 또는 열 별로 PE 연산 및 PE 간의 데이터 통신을 제어하는 컨텍스트(context)가 저장되는 구성 캐쉬(Configurable Cache); 및 상기 PE 어레이가 수행한 중간 결과를 저장하는 캐시 메모리인 프레임 버퍼(Frame buffer);를 포함하고, 상기 FPU-PE를 이용하여 부동-소수점(floating point) 연산을 수행할 수 있다.

公开(公告)号：KR1020090027184A

公开(公告)日：2009-03-16

申请号：KR1020080090012

申请日：2008-09-11

Applicant: 주식회사 시너지이노베이 ,  서울대학교산학협력단

Inventor： 양훈모 ,  조만휘 ,  박일현 ,  최기영

IPC: G06F7/483 ,  G06F7/57 ,  G06F9/30

CPC classification number: G06F7/57 ,  G06F2207/3824

Abstract: A floating point unit-processing element structure, a reconfigurable array processor comprising the floating point unit-processing element structure, and a multimedia platform comprising the reconfigurable array processor are provided to rapidly a floating point operation while having almost similar hardware size to an existing reconfigurable array processor by using an existing integer operation processing element. In a processing element array(100), a plurality of PE(Processing Element)s(120) are arranged. The PE comprises an ALU(Arithmetic and Logic Unit) for performing an integer operation by receiving two input values. An FPU-PE(Floating Point Unit-Processing Element) is formed by combining at least two PEs to support the floating operation. In the processing element array, the PEs are connected in a mesh structure to exchange data between the PEs. Each PE array performs each integer operation during integer operation. The FPU-PE is formed by combining at least two PEs during the floating point operation to perform the floating point operation.

Abstract translation: 提供浮点单元处理元件结构，包括浮点单元处理元件结构的可重新配置阵列处理器和包括可重新配置阵列处理器的多媒体平台，用于快速进行浮点运算，同时具有与现有可重新配置的几乎相似的硬件大小 通过使用现有的整数运算处理单元进行阵列处理。 在处理元件阵列（100）中，布置有多个PE（处理元件）s（120）。 PE包括用于通过接收两个输入值来执行整数操作的ALU（算术和逻辑单元）。 通过组合至少两个PE以支持浮动操作来形成FPU-PE（浮点单元处理元件）。 在处理元件阵列中，PE以网格结构连接，以在PE之间交换数据。 每个PE阵列在整数运算期间执行每个整数运算。 通过在浮点运算期间组合至少两个PE来形成FPU-PE以执行浮点运算。

公开(公告)号：KR1020160098973A

公开(公告)日：2016-08-19

申请号：KR1020160011116

申请日：2016-01-29

Applicant: 삼성전자주식회사 ,  서울대학교산학협력단

Inventor： 서웅 ,  김남형 ,  안준환 ,  최기영

IPC: G06F12/08

Abstract: 상위레벨캐시의데이터의재사용거리레벨을예측하여, 예측된재사용거리레벨에따라, 데이터를하위레벨캐시및 메인메모리중 어느하나에저장하는방법및 이를위한컴퓨팅장치를제공한다.

Abstract translation: 提供了一种估计高级缓存的数据的重用距离级别的方法，用于根据估计的再利用距离级别及其计算装置将数据存储在下级高速缓存或主存储器中的任一个中。

公开(公告)号：KR1020140067819A

公开(公告)日：2014-06-05

申请号：KR1020120135558

申请日：2012-11-27

Applicant: 삼성전자주식회사 ,  서울대학교산학협력단

Inventor： 권영준 ,  최기영 ,  권혁만 ,  김선겸 ,  안준환

IPC: G11C29/42 ,  G11C11/15 ,  G06F11/10

CPC classification number: G06F11/1068 ,  G06F11/1064 ,  G11C11/1653 ,  G11C11/1677 ,  G11C29/52

Abstract: A semiconductor memory device including a non-volatile memory and a cache memory and a computer system comprising the same are disclosed. The cache memory according to an embodiment of the present invention comprises: a first storage area including a plurality of data blocks for storing data; and a second storage area for including m number of ECC blocks corresponding to n number of data blocks, wherein each of the first and the second storage areas includes non-volatile memory cells. At least one ECC block stores first information indicating an ECC parity for correcting an error bit of the corresponding data block and a position of the corresponding data block.

Abstract translation: 公开了一种包括非易失性存储器和高速缓冲存储器的半导体存储器件以及包括其的计算机系统。 根据本发明的实施例的高速缓冲存储器包括：包括用于存储数据的多个数据块的第一存储区域; 以及第二存储区域，用于包括与n个数据块相对应的m个ECC块，其中第一和第二存储区域中的每一个包括非易失性存储单元。 至少一个ECC块存储指示用于校正相应数据块的错误位的ECC奇偶校验的第一信息和相应数据块的位置。

公开(公告)号：KR101098758B1

公开(公告)日：2011-12-26

申请号：KR1020070095852

申请日：2007-09-20

Applicant: 주식회사 시너지이노베이 ,  서울대학교산학협력단

Inventor： 양훈모 ,  조만휘 ,  박일현 ,  최기영

IPC: G06F7/483

CPC classification number: G06F7/483 ,  G06F7/575 ,  G06F15/7867 ,  G06F2207/3896

Abstract: 본발명은부동소수점을지원할수 있는 FP-RA 구조에서, 부동소수점연산을위하여 FP-RA를구성하는 PE의구체적인구조및 그 FP-RA를제어하는제어회로를제공한다. 그 PE 구조는부동소수점(Floating Point: FP) 연산을지원하는 FP-재구성어레이(Reconfigurable Array:RA)를구성하고, 쌍으로결합하여부동소수점유닛(Floating-Point Unit: FPU)-PE를구성하는정수연산프로세싱요소(Processing Element: PE)에있어서, 2개의오퍼랜드(operand)를입력받아연산을수행하는연산장치(Arithmetic Logic Unit: ALU); 상기연산장치(ALU)에각각하나의입력값을입력하는 2개의멀티플렉서(MUX); 상기연산장치의결과들에쉬프트연산을수행하는쉬프터(Shifter); 및상기연산장치의중간결과와상기쉬프터의중간결과를저장하는임시레지스터(Resistor) 및상기연산장치의최종결과와상기쉬프터의최종결과를저장하는출력레지스터;를포함하고, 상기구성요소간부동소수점연산을위한데이터패스가형성되어있다.

公开(公告)号：KR101039782B1

公开(公告)日：2011-06-09

申请号：KR1020090115191

申请日：2009-11-26

Applicant: 서울대학교산학협력단 ,  한양대학교 산학협력단

Inventor： 최기영 ,  유준희 ,  유승주 ,  신현철

IPC: G06F12/08 ,  G06F15/163 ,  H04L29/02

CPC classification number: G06F13/1642 ,  G06F2213/0038

Abstract: PURPOSE: A network-on-chip system including an active memory processor is provided to improve performance of a parallel application and has a surface overhead which is smooth in a network interface of a memory tile. CONSTITUTION: An PE(Processing Element)(110) requests an active memory operation with the sharing memory for reducing an access latency of a shared memory(130). An active memory processor(122) is connected through the PEs and a network and stores a code for processing a custom transaction according to the request of the active memory operation. The active memory processor performs calculation about an address or a data saved in shared cache memory or a shared memory based on code and transmits an operation result with PEs.

Abstract translation: 目的：提供一种包括有源存储器处理器的片上系统，以提高并行应用的性能，并具有在存储器磁盘的网络接口中平滑的表面开销。 构成：PE（处理元件）（110）用共享存储器请求有效的存储器操作以减少共享存储器（130）的访问等待时间。 活动存储器处理器（122）通过PE和网络连接，并且根据活动存储器操作的请求存储用于处理自定义事务的代码。 活动存储器处理器基于代码执行关于保存在共享高速缓冲存储器或共享存储器中的地址或数据的计算，并且用PE发送操作结果。

公开(公告)号：KR1020110058410A

公开(公告)日：2011-06-01

申请号：KR1020090115191

申请日：2009-11-26

Applicant: 서울대학교산학협력단 ,  한양대학교 산학협력단

Inventor： 최기영 ,  유준희 ,  유승주 ,  신현철

IPC: G06F12/08 ,  G06F15/163 ,  H04L29/02

CPC classification number: G06F13/1642 ,  G06F2213/0038

Abstract: 본 발명은 네트워크-온-칩에 관한 것으로, 메모리 주변에 위치하고 능동 메모리 연산을 실행하는 능동 메모리 프로세서라고 불리는 프로세서를 구현함으로써, 온-칩 네트워크에서 다수의 메모리 액세스 트랜잭션 및 관련 로컬 프로세싱 엘리먼트 계산을 더 적은 수의 하이-레벨 트랜잭션 및 메모리-근접 계산으로 대체할 수 있는 효과가 있다.

公开(公告)号：KR1020100124169A

公开(公告)日：2010-11-26

申请号：KR1020090043282

申请日：2009-05-18

Applicant: 서울대학교산학협력단 ,  한양대학교 산학협력단

Inventor： 백재현 ,  최기영 ,  신현철

IPC: G06F9/44 ,  G06F17/14

CPC classification number: G06F17/30949 ,  G06F9/4494 ,  G06F12/1027 ,  G06F17/30899

Abstract: PURPOSE: An in-out data address generation circuit and a method of continuous flow memory-based FFT processor using multiple butterflies are provided to selectively control the number of butterflies included in the consecutive processing FFT processor without increasing memory usage. CONSTITUTION: An operation unit(101) comprises a plurality of butterflies processing the butterfly operation. An input/output interface(104) processes data input/output from the multiple bank memory. An input data exchange circuit(105) supplies the butterfly input from the multiple bank memories to the operation unit. An output data exchange circuit(106) supplies the butterfly output from the operation unit to multiple bank memories.

Abstract translation: 目的：提供输入数据地址生成电路和使用多个蝴蝶的基于连续流存储器的FFT处理器的方法，以选择性地控制连续处理FFT处理器中包括的蝴蝶数量而不增加存储器使用。 构成：操作单元（101）包括处理蝶形操作的多个蝴蝶。 输入/输出接口（104）处理来自多存储体存储器的数据输入/输出。 输入数据交换电路（105）将来自多个存储体的蝶形输入提供给操作单元。 输出数据交换电路（106）将来自操作单元的蝶形输出提供给多个存储体。

公开(公告)号：KR1020100067053A

公开(公告)日：2010-06-18

申请号：KR1020090121194

申请日：2009-12-08

Applicant: 주식회사 시너지이노베이 ,  서울대학교산학협력단

Inventor： 아라바벤카타크리쉬나프라사드 ,  최기영 ,  윤기욱 ,  조만휘 ,  이혁중

IPC: H04N19/91

CPC classification number: H03M7/425

Abstract: PURPOSE: A variable-length decoding apparatus and a method for rapidly inputting the input stream encoded to the variable length encoding type are provided to perform quick decoding process by detecting symbols belonging to sub-group based on a lookup table search. CONSTITUTION: A first operating unit(16) decides symbols included in the upper group or sub-group. If the symbols are included in sub-group, the first operation unit detects the lookup table information corresponding to the subgroup in which symbols are included. If the lookup table information is received, a second operating unit(17) refers to the look up table corresponding to the lookup table information.

Abstract translation: 目的：提供一种可变长度解码装置和用于快速输入编码为可变长度编码类型的输入流的方法，以通过基于查找表搜索检测属于子组的符号来执行快速解码处理。 构成：第一操作单元（16）确定包括在上组或子组中的符号。 如果符号被包括在子组中，则第一操作单元检测与包括符号的子组对应的查找表信息。 如果接收到查找表信息，则第二操作单元（17）参考与查找表信息相对应的查找表。