-
公开(公告)号：KR1020160112413A
公开(公告)日：2016-09-28
申请号：KR1020150038114
申请日：2015-03-19
Applicant: 울산과학기술원
Abstract: 다중모드 CDC 및 RDC 회로가제공되며, 입력전압으로발진주파수를가변하는제 1 VCO, 제 1 VCO와인페이즈(In-phase) 또는안티페이즈(Anti-phase) 구조를가지도록연결된제 2 VCO, 제 1 VCO와콰드러쳐구조로연결된제 3 VCO, 제 3 VCO와인페이즈또는안티페이즈구조를가지도록연결된제 4 VCO를포함한다.
Abstract translation: 提供了一种多模式CDC和RDC电路，其包括：用于通过输入电压改变振荡频率的第一压控振荡器（VCO）; 连接到第一VCO的第二VCO具有同相或反相结构; 连接到具有正交结构的第一VCO的第三VCO; 以及连接到第三VCO的第四VCO以具有同相或反相结构。 根据本发明，可以用一种结构覆盖所有频带中的频率。
-
公开(公告)号：KR101620590B1
公开(公告)日：2016-05-23
申请号：KR1020150004445
申请日：2015-01-12
Applicant: 울산과학기술원
Abstract: 다중모드 CDC 및 RDC 회로가제공되며, 커패시터또는저항을차동전압출력(Differential Voltage Output)으로변환하고, 고해상모드로동작하는듀얼모드 CDS(Correlated Double Sampling)부, 커패시터또는저항의차동전압출력을디지털데이터로출력하고, 저전력모드로동작하는 CDC(Capacitance to Digital Converter)부, SAR(Successive Approximation Register) 알고리즘을이용하여동작하고, 듀얼모드 CDS 또는 CDC부의데이터를공통으로처리하는 SAR ADC( Analog to Digital Converter)부를포함한다.
Abstract translation: 提供多模电容到数字转换器（CDC）和电阻数字转换器（RDC）电路。 多模CDC和RDC电路包括：双模相关双采样（CDS）单元，被配置为将电容器或电阻转换为差分电压输出，并以高分辨率模式操作; 电容对数字转换器（CDC）单元，被配置为输出电容器的差分电压输出或电阻的数字数据并以低功率模式工作; 以及被配置为使用SAR算法进行操作并且通常处理双模式CDS或CDC单元的数据的逐次逼近寄存器模数转换器（SAR ADC）单元。
-
Patent Agency Ranking
公开(公告)号：KR101621423B1
公开(公告)日：2016-05-20
申请号：KR1020140022557
申请日：2014-02-26
Applicant: 울산과학기술원
IPC: H03M1/12
Abstract: 본발명에따른순환형아날로그디지털변환기는입력클락clk, 제1클락clk, 제2클락clk, 피드백클락clk, 제1 축전기, 제2 축전기, 제3 축전기, 및제4 축전기를구비한순환형아날로그디지털변환기에있어서, 제1 축전기, 제2 축전기, 제3 축전기, 및제4 축전기의출력단각각에구비된제1 버퍼, 제2 버퍼, 제3 버퍼, 및제 4버퍼, 입력클락clk과제1클락clk이닫힘에따라, 제1 축전기에충전되고, 동시에제1 버퍼를통과하여전달되는입력전압V을수신하여제1 임계신호전압레벨V및제2 임계신호전압레벨V과의전압을비교하는비교기를포함하여, 축전기의부정합으로인한에러를줄일수 있는효과가있다.
-
公开(公告)号：KR1020160027767A
公开(公告)日：2016-03-10
申请号：KR1020140116301
申请日：2014-09-02
Applicant: 울산과학기술원
IPC: H03K3/0231 , H03K5/15
CPC classification number: H03K3/0231 , H03K3/02 , H03K3/0315 , H03K5/15 , H03K17/94 , H03K17/954 , H03K17/9542
Abstract: 본발명에따르면, 재구성가능한 링구조기반다중위상신호발생장치에있어서, 다양한위상의신호발생에대응하여사용하지않는전압제어발진기는선택적으로오프시켜전력소모를줄이도록하며, 링구조의전압제어발진기를선택적으로재구성하여광대역주파수발생에필요한다양한위상신호를발생시킬수 있다.
Abstract translation: 本发明涉及一种可重构的环形结构的多相信号发生装置。 根据本发明，多相信号发生装置可以通过选择性地关闭不响应各种信号产生的不使用的电压控制振荡器来降低功耗，并且可以通过选择性地产生宽带频率产生所需的各种相位信号 用环形结构重建压控振荡器。
-
-
-
公开(公告)号：KR1020150101182A
公开(公告)日：2015-09-03
申请号：KR1020140022557
申请日：2014-02-26
Applicant: 울산과학기술원
IPC: H03M1/12
CPC classification number: H03M1/12
Abstract: 본 발명에 따른 순환형 아날로그 디지털 변환기는 입력클락clk
in , 제1클락clk
1 , 제2클락clk
2 , 피드백클락clk
fb , 제1 축전기, 제2 축전기, 제3 축전기, 및 제4 축전기를 구비한 순환형 아날로그 디지털 변환기에 있어서, 제1 축전기, 제2 축전기, 제3 축전기, 및 제4 축전기의 출력단 각각에 구비된 제1 버퍼, 제2 버퍼, 제3 버퍼, 및 제 4버퍼, 입력클락clk
in 과 제1클락clk
1 이 닫힘에 따라, 제1 축전기에 충전되고, 동시에 제1 버퍼를 통과하여 전달되는 입력전압V
in 을 수신하여 제1 임계신호 전압레벨V
th1 및 제2 임계신호 전압레벨V
th2 과의 전압을 비교하는 비교기를 포함하여, 축전기의 부정합으로 인한 에러를 줄일 수 있는 효과가 있다.Abstract translation: 本发明涉及循环模数转换器。 根据本发明，循环模数转换器包括：输入时钟（clk_in）; 第一时钟（clk_1）; 第二个时钟（clk_2）; 反馈时钟（clk_fb）; 第一电容器; 第二电容器; 第三电容器; 第四电容器; 第一，第二，第三和第四缓冲器，其分别设置在第一，第二，第三和第四电容器的输出端子处; 以及比较器，用于接收对所述第一电容器充电的输入电压（V_in），并且通过所述输入时钟（clk_in）和所述第一时钟（clk_1）同时通过所述第一缓冲器而被传送，并将所述电压电平（V_th1 ）和第二阈值信号的电压电平（V_th2）。 因此，可以降低由电容器的失配引起的误差。
-
-
-
-
-
-
Search Results
17
records
(took 0.019 seconds)
