쇼트키 정류소자 및 그 제조방법
    11.
    发明公开
    쇼트키 정류소자 및 그 제조방법 失效
    肖特基整流器及其制造方法

    公开(公告)号:KR1019960015969A

    公开(公告)日:1996-05-22

    申请号:KR1019940025718

    申请日:1994-10-07

    Abstract: 본 발명은 쇼트키정류소자에 관한 것으로, 캐소오드전극에 연결되는 엔형 반도체 기판과, 상기 반도체 기판상에 형성된 엔형 에피층과, 각각은 상기 에피층의 상부로부터 내부로 신장하도록 형성되고 서로 소정거리 이격되며 애노오드전극과 연결되는 적극막에 공통접속되는 다수개의 피형 불순물영역을 가지는 쇼트키 정류소자에 있어서, 상기 피형 불순물영역의 일부를 관통하여 상기 에피층의 내부로 신장하는 트렌치를 형성하고 그 내부를 상기 전극막으로 충전시키며, 상기 트렌치의 하부는 또다른 피형 확산영역에 의해 둘러싸이도록 형성됨을 특징으로 하는 쇼트키 정류소자에 관한 것이다.

    KR102236308B1 - Smart flowerpot
    13.
    发明专利

    公开(公告)号:KR102236308B1

    公开(公告)日:2021-04-05

    申请号:KR1020190026452A

    申请日:2019-03-07

    Inventor: 한민구 김서빈

    Abstract: 본 발명은 토양 내의 수분을 감지하여 수분 부족 시 외부로 알림을 수행하는 토양수분센서가 구비되는 것을 바탕으로 다기능을 구현하는 스마트 화분으로서, 전력을 내부 또는 외부에서 공급받아 발광하는 LED 모듈을 구비하는 본체; 상기 본체 상단에 수직단으로 다중 결합되어 내측으로는 식물이 심기우며, 일측에 상기 토양수분센서가 장착되는 복수의 트레이; 상기 본체 하단에 결합되며 상기 트레이와 연결되어 낙하하는 물을 수용하는 물받이 및 상기 트레이를 감싸도록 본체 상단으로 결합되어 외관 디자인을 형성하는 디자인 커버를 포함하며, 상기 수분 부족 알림은, 상기 LED 모듈을 깜빡이거나 평상시와 다른 색을 발광하도록 하여 알림을 수행하는 방법 또는 스피커를 통한 출력으로 알림을 수행하는 방법을 포함하는 스마트 화분에 관한 것이다.

    전력용 다이오우드
    14.
    发明授权
    전력용 다이오우드 失效
    功率二极管

    公开(公告)号:KR100222434B1

    公开(公告)日:1999-10-01

    申请号:KR1019960045354

    申请日:1996-10-11

    Abstract: 본 발명은, 상부의 단차를 감소하기 위한 소자분리영역으로서 사용되어지기 위해 이방성 식각측면을 가진채 제1도전형의 반도체 기판상에 시드 홀의 크기에 상응하는 개구부를 가지고 형성되는 절연층과, 상기 개구부의 상부와 상기 절연층 상부의 일부영역상에 에피텍셜 수평 성장법으로써 형성되는 제1도전형의 실리콘층과, 상기 절연층의 일부 상부에서 상기 절연층과 일체로 수직연장되며 상기 다이오우드의 접합영역의 폭을 한정하기 위해 상기 실리콘층의 양측면에 형성된 스페이서와, 상기 실리콘층과 상기 접합영역을 이루기 위해 상기 실리콘층내의 대체로 상부에 이온주입법으로 형성되는 제2도전형의 불순물층과, 상기 스페이서 및 불순물층의 상부에 형성되는 아노드 메탈층과, 상기 반도체 기판의 하부에 형성되는 캐소드 메탈층을 구비� ��는 전력용 다이오우드를 개시한다.

    절연게이트 바이폴라 트랜지스터의 구조 및 그 제조방법
    15.
    发明授权
    절연게이트 바이폴라 트랜지스터의 구조 및 그 제조방법 失效
    绝缘栅双极晶体管的结构及其制造方法

    公开(公告)号:KR100149705B1

    公开(公告)日:1998-10-01

    申请号:KR1019940011788

    申请日:1994-05-28

    Abstract: 본 발명은 절연게이트 바이폴라 트랜지스터에 관한 것으로, 문턱전압의 변동없이 래치업전류를 높이기 위하여, 래치업에 영향을 미치는 소오스영역 하부의 몸체 영역에 상기 몸체보다 고농도의 불순물농도를 갖는 매몰영역을 고에너지의 이온주입으로 형성하여 줌으로써, 래치업이 발생되는 임계치전류가 높아지는 절연게이트 바이폴라 트랜지스터를 제공한다.

    내부에 자체 진공을 보유하는 필드 에미션 증폭소자 및 그 제조방법
    16.
    发明公开
    내부에 자체 진공을 보유하는 필드 에미션 증폭소자 및 그 제조방법 失效
    具有内部真空的场发射放大装置及其制造方法

    公开(公告)号:KR1019980016516A

    公开(公告)日:1998-06-05

    申请号:KR1019960036116

    申请日:1996-08-28

    Abstract: 내부에 자체 진공을 보유하는 필드 에미션 증폭소자 및 그 제조방법이 개시된다. 개시된 필드 에미션 증폭소자는, 기판에 차례로 적층된 제1,2절연막을 통하여 상부에 수평으로 형성된 대체로 원뿔형의 캐소드와; 상기 캐소드와 이격되어 수평적으로 대향하는 애노드와; 상기 캐소드와 애노드를 이루는 도전막위에 차례로 적층된 제3,4절연막을 통하여 상부에 형성되고 상기 제1절연막의 일부에 밀착 형성되어 상기 캐소드와 애노드의 이격된 내부 공간을 진공상태로 유지시킴과 함께 상기 공간내부에 팁들을 형성하여 콘트롤 그리드로서 기능하는 게이트를 가짐을 특징으로 한다.

    분할 버퍼층을 갖는 절연게이트 바이폴라 트랜지스터
    17.
    发明授权
    분할 버퍼층을 갖는 절연게이트 바이폴라 트랜지스터 失效
    绝缘栅双极晶体管

    公开(公告)号:KR100133639B1

    公开(公告)日:1998-04-23

    申请号:KR1019940011291

    申请日:1994-05-24

    Abstract: 본 발명은 절연게이트 바이폴라 트랜지스터에 관한 것으로, 주입되는 소수캐리어에 따른 전압강화에 의해 래치업이 발생하는 문제점을 해결하기 위하여, 동작전류가 공급되는 전극에 접속된 반도체기판과 IBGT가 집적되어진 에피층사이에 버퍼층을 가지며, 상기 버퍼층을 가지며, 상기 버퍼층은 그 상부의 구조에 따라 주입되어질 정공들의 분산주입을 유도할 수 있도록 각각 저농도 및 고농도의 불순물농도를 갖도록 분할된 버퍼층으로 형성되도록 하여, 상기 분할버퍼층에 의해 래치업을 유발하는 정공들의 수는 감소되고 반대로 래치업을 유발하지 않는 영역들로 주입되는 정공들의 수는 상대적으로 증가되도록 하여, 래치업이 발생되는 임계치전류가 높아지는 절연게이트 바이폴라 트랜지스터를 제공한다.

    수평형 절연게이트 바이폴라 트랜지스터
    18.
    发明授权
    수평형 절연게이트 바이폴라 트랜지스터 失效
    横向绝缘栅双极晶体管

    公开(公告)号:KR100133556B1

    公开(公告)日:1998-04-23

    申请号:KR1019940011290

    申请日:1994-05-24

    Abstract: 본 발명은 수평형 절연게이트 바이폴라 트랜지스터에 관한 것으로, SOI기판상에 집적되는 수평형 절연 게이트 바이폴라 트랜지스터에 있어서, 주입된 정공들에 의한 래치업 발생을 억제하기 위하여, 주입된 정공들을 포획하는 캐소오드전극이 모오스 트랜지스터가 집적된 영역보다 근접되는 위치에 형성된 불순물영역에 접속되도록 형성함으로써, 상기 모오스 트랜지스터가 집적된 영역을 통과하는 정공들을 대폭 감소시킴으로써, 상기 정공들에 의한 정공전류에 기인된 전압강하를 감소시켜 래치업 발생 임계전류치를 대폭 높여 줄 수 있는 수평형 절연게인트 바이폴라 트랜지스터가 제공된다.

    융기된 내부링을 가지는 전력트랜지스터 및 그 제조방법
    19.
    发明公开
    융기된 내부링을 가지는 전력트랜지스터 및 그 제조방법 失效
    具有凸起内环的功率晶体管及其制造方法

    公开(公告)号:KR1019970077739A

    公开(公告)日:1997-12-12

    申请号:KR1019960017540

    申请日:1996-05-22

    Abstract: 1. 청구 범위에 기재된 발명이 속한 기술분야
    전력 트랜지스터 및 그 제조방법.
    2. 발명이 해결하려고 하는 기술적 과제
    항복전압특성이 저감되지 않으면서도 온상태에서 낮은 저항값을 가지는 전력 트랜지스터 및 그 제조방법을 제공함.
    3. 발명의 해결방법의 요지
    개시된 전력 트랜지스터는 반도체 영역중 드리프트영역의 일부표면과 게이트 산화막의 하부간에서, 드레인영역의 표면을 기준으로 융기적으로 형성된 제2도전형의 내부링 영역을 가짐에 의해, 온 상태에서의 저항값이 작아지도록 한 것을 특징으로 한다.
    4. 발명의 중요한 용도
    항복전압 및 출력특성이 높은 전력 트랜지스터로서 사용.

Patent Agency Ranking