公开(公告)号：KR1020080050259A

公开(公告)日：2008-06-05

申请号：KR1020070071022

申请日：2007-07-16

Applicant: 한국전자통신연구원

Inventor： 김찬 ,  유태환 ,  김봉태

IPC: H04B10/27 ,  H04B10/25

CPC classification number: H04L47/6225 ,  H04L2012/5632 ,  H04Q11/0067

Abstract: A dynamic bandwidth allocation and apparatus according to a hierarchical weight value round robin method are provided to increase overall throughput in allocating an uplink bandwidth to each ONU(Optical Network Unit). The first table(11) stores information for dynamic bandwidth allocation including a report value of each LLID(Logical Link Identification). When a report message transmitted by an ONU is received, a report writing unit(20) records a report value of the received message in the first table. A dynamic gate generating unit(30) reads the report value of each LLID sequentially from the first table without a predetermined period to generate a gate with a length corresponding to the report value, and deletes the gate-generated report value from the first table.

Abstract translation: 提供根据分层权重值循环方法的动态带宽分配和装置，以增加向每个ONU（光网络单元）分配上行链路带宽的总吞吐量。 第一表（11）存储包括每个LLID（逻辑链路标识）的报告值的动态带宽分配的信息。 当接收到由ONU发送的报告消息时，报告写入单元（20）将接收到的消息的报告值记录在第一表中。 动态门生成单元（30）从第一表顺序地读取每个LLID的报告值而没有预定的周期，以生成具有与报告值对应的长度的门，并从第一表中删除门生成的报告值。

公开(公告)号：KR100832531B1

公开(公告)日：2008-05-27

申请号：KR1020060067631

申请日：2006-07-19

Applicant: 한국전자통신연구원

Inventor： 김찬 ,  유태환 ,  권율 ,  김봉태

IPC: H04L12/917 ,  H04B10/25

CPC classification number: H04Q11/0067 ,  H04Q11/0066 ,  H04Q2011/0064 ,  H04Q2011/0086 ,  H04Q2011/0088

Abstract: 본 발명은 DSP 혹은 CPU에서의 복잡한 유동 소숫점 연산이 없이도 다수의 ONU들에 대하여 각각 최소 전송 시간을 보장하면서 ONU의 송신할 데이터 량을 기반으로 효율적으로 그랜트를 분배할 수 있는 EPON의 동적 대역폭 할당 방법 및 장치, 이를 이용한 EPON 마스터 장치를 제공하기 위한 것으로서, 본 발명은 다수의 ONU가 OLT로 데이타를 전송하기 위한 상향 대역폭을 할당하는데 있어서, 일정 주기로 해당주기에서 할당가능한 전체 그랜트 길이(L)를 확인하고, EPON 내의 모든 ONU로부터 수신된 리포트 프레임에 근거하여, 각 ONU에서 상향 데이타 전송에 필요한 그랜트 길이의 요구량을 설정한 후, 상기 확인된 할당가능한 전체 그랜트 길이(L)의 잔여량이 0가 되거나, 모든 ONU에 분배된 그랜트 길이가 해당 ONU에 설정된 그랜트 길이의 요구량 이상이 될 때까지, 상기 전체 그랜트 길이(L)로부터 기본 단위씩을 빼어 각 ONU에 차례로 분배하는 과정을 순환 반복하여, 다수 ONU의 그랜트 길이를 설정하는 것을 기술적 요지로 한다.
EPON, 상향 대역폭, 그랜트(GRANT) 프레임, 리포트 프레임, 워터-필링(water-filling) 방식

公开(公告)号：KR100496639B1

公开(公告)日：2005-06-20

申请号：KR1020020074351

申请日：2002-11-27

Applicant: 한국전자통신연구원

Inventor： 김찬 ,  김승환 ,  유태환 ,  이형호

IPC: H04L1/00

CPC classification number: H03M13/091

Abstract: 본 발명은 데이터 통신에서 수신 데이터의 오류를 검출하여 오류가 없는 데이터만을 전달하는 장치 및 방법에 관한 것으로, 구체적으로는 수신된 데이터 프레임의 길이에 관계없이, 수신된 데이터의 입출력 처리지연을 일정하게 한 고정 지연을 갖는 CRC 검사장치 및 방법에 관한 것이다. 본 발명의 고정 지연을 갖는 CRC 검사장치는, 입력된 데이터 프레임을 저장하는 메모리의 데이터 프레임 시작 번지를 기억하고 있다가 CRC 검사결과를 그 시작번지 위치에 저장하는 입력 제어부; 및 상기 시작 번지에서 소정의 일정한 시간 경과 후에, 입력된 데이터 프레임을 읽어 상기 CRC 검사결과가 정상인 경우에는 상기 읽은 데이터 프레임을 출력하는 출력 제어부를 구비한다. 본 발명은 CRC 검사를 수행하면서도 데이터 프레임의 수신에 걸리는 시간을 수신된 데이터 프레임의 길이에 관계없이 일정하게 할 수 있는 효과가 있다.

公开(公告)号：KR100494556B1

公开(公告)日：2005-06-10

申请号：KR1020020040968

申请日：2002-07-13

Applicant: 한국전자통신연구원

Inventor： 김찬 ,  유태환 ,  김승환 ,  고제수 ,  이종현

IPC: H04L12/28

CPC classification number: H04L12/5601 ,  H04L12/2801 ,  H04L2012/5605 ,  H04L2012/561

Abstract: 본 발명은 비동기 전송 모드 수동형 광통신망 슬레이브장치 및 그 전송방법에 관한 것으로, 데이터를 수신하여 전달하는 수신부프레임처리부; 수신부프레임처리부로부터 데이터를 받아 FIFO에 저장하여 ATM 계층으로 전달하는 유토피아수신부;ATM 계층으로부터 데이터를 수신하여 등급별로 적어도 2개의 FIFO에 저장하여 전달하는 유토피아송신수; 유터피아송신부로부터 데이터를 수신하여 광선로종단장치(OLT)로 전송하는 프레임송신부를 포함하므로, ATM-PON에서 하나의 ONU에 대해 다수의 트래픽 컨테이너를 두는 것이 가능하며, 기존의 G.983.1 의 규격에 최소한의 수정을 가하여 다수의 데이터 그랜트를 할당하는 것이 가능하다

公开(公告)号：KR1020040107548A

公开(公告)日：2004-12-21

申请号：KR1020030038375

申请日：2003-06-13

Applicant: 한국전자통신연구원

Inventor： 김찬 ,  유태환 ,  이형호

IPC: H04L12/28

CPC classification number: H04L49/45 ,  H04L49/351

Abstract: PURPOSE: An ethernet switch and a port multiplexing apparatus and a method are provided to use various functions and a large capacity memory in common by connecting a lot of slow ports to one fast switch without a middle bridge. CONSTITUTION: An ethernet switch is composed of a receiving part(200), an information grasp part(210), a storage part(220), a reading part(230), a frame modification part(240), and an output part(250). The receiving part(200) receives a frame having a port identification information through a main port of the ethernet switch. The information grasp part(210) grasps the address and port identification information of a terminal connected to a lower port corresponding to the port identification information received by the receiving part(200). The storage part(220) stores an address table containing the terminal address and port identification information grasped by the information grasp part(210). The reading part(230) searches the address table on the basis of the destination address of a frame and reads a port identification information. The frame modification part(240) adds the read port identification information to the frame. The output part(250) outputs the frame, modified by the frame modification part(240), to a main port connected to a lower port corresponding to the read port identification information.

Abstract translation: 目的：提供以太网交换机和端口复用装置和方法，通过将大量慢端口连接到一个没有中间桥的快速交换机来使用各种功能和大容量存储器。 构成：以太网交换机由接收部分（200），信息抓握部分（210），存储部分（220），读取部分（230），帧修改部分（240）和输出部分 250）。 接收部分（200）通过以太网交换机的主端口接收具有端口识别信息的帧。 信息抓握部（210）掌握与由接收部（200）接收到的端口识别信息相对应的与下端口连接的终端的地址和端口识别信息。 存储部（220）存储包含由信息抓取部（210）掌握的终端地址和端口识别信息的地址表。 读取部（230）基于帧的目的地地址搜索地址表，并读取端口识别信息。 帧修改部（240）将读取端口识别信息添加到该帧。 输出部分（250）将由帧修改部分（240）修改的帧输出到与读端口识别信息对应的下端口连接的主端口。

公开(公告)号：KR100358178B1

公开(公告)日：2002-10-25

申请号：KR1020000083269

申请日：2000-12-27

Applicant: 한국전자통신연구원

Inventor： 김찬 ,  유태환 ,  이종현

IPC: G06F15/167

Abstract: 본 발명은, 공유메모리 스위치에서의 멀티캐스팅 장치 및 그 방법과 상기 방법을 실현시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체에 관한 것으로서, 공유 메모리 스위치 등에서 최대의 속도로 포인터(데이터가 저장된 주소)의 멀티캐스팅을 위하여, 공유 메모리 기반 스위치에서의 멀티캐스팅 방법에 있어서, 모든 포인터(데이터가 저장된 주소)를 입력 서브큐에 저장하였다가, 출력 포트 비트 맵과 사용되는 경우 해당 데이터의 클래스 정보에 따라 해당 출력 서브큐로 옮기고, 멀티캐스트 데이터의 경우 동일한 포인터를 다수의 출력 서브큐로 복사하여 옮기되, 상기 포인터를 상기 입력 서브큐에서 상기 해당 출력 서브큐로 옮길 때, 상기 입력 서브큐에서 읽은 데이터에 대해서 한번에 한 비트씩 선택하여 한 비트만 선택된 비트 맵 의 스트림으로 만들고, 상기 입력 서브큐에 데이터가 있는 경우 현재 처리하고 있는 데이터가 모두 처리되기 전에 미리 상기 입력 서브큐의 데이터를 읽음으로써 상기 입력 서브큐의 데이터와 데이터 사이에 대기 시간이 없도록 하는 것을 특징으로 한다.

公开(公告)号：KR1020010016798A

公开(公告)日：2001-03-05

申请号：KR1019990031924

申请日：1999-08-04

Applicant: 한국전자통신연구원

Inventor： 김찬 ,  이상호 ,  고병도 ,  김재근

IPC: H04L29/10

Abstract: PURPOSE: A local memory arbitration and interface apparatus is provided to make each function block read and write an external memory by arbitrating the memory read and write use of each function block in case that various function blocks access the external local memory independently in ATM layer processing systems and to minimize a waste of clocks when blocks are transferred by arbitration. CONSTITUTION: A local memory arbitration and interface apparatus is provided with a read arbitration and interface unit(310), a write arbitration and interface unit(320), a read and write arbitration unit(330) and a chip selection signal generation unit(340). The read arbitration and interface unit(310), receiving a read request signal from upper-level function blocks, transfers request contents without delay according to priority. The read arbitration and interface unit(310), receiving a read grant signal, provides a read address signal and a read grant signal. The write arbitration and interface unit(320), arbitrating write requests transferred from function blocks, provides a write grant signal to a selected function block. The write arbitration and interface unit(320) latches and transfers write data and a write address signal inputted according to a write enable signal. Receiving a read request signal and a read complete signal from the read arbitration and interface unit(310) and a write request signal and a write complete signal from the write arbitration and interface unit(320), the read and write arbitration unit(330) arbitrates the read and write of each function block. The chip selection signal generation unit(340), receiving a read address signal and a write address signal from the read arbitration and interface unit(310) and the write arbitration and interface unit(320) respectively, provides a chip selection signal according to the arbitration of the read and write arbitration unit(330).

Abstract translation: 目的：提供本地存储器仲裁和接口装置，以便在各种功能块在ATM层处理中独立访问外部本地存储器的情况下，通过仲裁每个功能块的存储器读写使用来使每个功能块读写外部存储器 系统，并通过仲裁转移块来最小化时钟浪费。 构成：本地存储器仲裁和接口装置设置有读取仲裁和接口单元（310），写入仲裁和接口单元（320），读取和写入仲裁单元（330）和芯片选择信号生成单元（340 ）。 从高级功能块接收读取请求信号的读取仲裁和接口单元（310）根据优先级不延迟地传送请求内容。 读取仲裁和接口单元（310）接收读取授权信号，提供读取地址信号和读取授权信号。 写入仲裁和接口单元（320）对从功能块传送的写请求进行仲裁，向所选择的功能块提供写授权信号。 写入仲裁和接口单元（320）锁存和传送写入数据和根据写入使能信号输入的写入地址信号。 从读取仲裁和接口单元（310）接收读取请求信号和读取完成信号，以及来自写入仲裁和接口单元（320）的写入请求信号和写入完成信号，读取和写入仲裁单元（330） 仲裁每个功能块的读写。 从读取的仲裁和接口单元（310）和写入仲裁和接口单元（320）分别接收读取地址信号和写入地址信号的片选信号生成单元（340）分别提供片选信号 读写仲裁单元（330）的仲裁。

公开(公告)号：KR100248575B1

公开(公告)日：2000-03-15

申请号：KR1019970071633

申请日：1997-12-22

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 전종암 ,  김찬 ,  박영호 ,  이규호 ,  김재근

IPC: H04L12/28

Abstract: 본 발명은 데스크-탑 영역의 ATM 호스트가 ATM 망을 통하여 상호 통신을 하고자 할 경우 ATM 호스트 어댑터에서 제공되어야 할 분해 기능 및 재조립 기능에 대한 장치 개시한다. 본 발명은 ATM 호스트 어댑터내 시스템 버스와 접속되는 시스템 버스 접속 블럭, DMA마스터, DMA 슬레이브, 분해 프로세싱 블럭, 재조립 프로세싱 블럭, 디바이스 레지스터, UTOPIA Tx/Rx 블럭, 로컬 버스 중재기, 물리적 디바이스로 구성되어, 처리되어야 할 ATM 접속의 수에 따라서 로컬 메모리용량을 조절함으로서 분해 및 재조립 기능을 확장할 수 있는 구조를 가지고 있다.

公开(公告)号：KR100205033B1

公开(公告)日：1999-06-15

申请号：KR1019960057101

申请日：1996-11-25

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 김찬 ,  김협종

IPC: G06F12/08

Abstract: 본 발명은 저속 CAM을 이용한 고속 테이블 룩업장치에 관한 것이다. 그 목적은 연속적으로 고속의 테이블 룩업을 할 때 주어진 CAM으로 그 속도를 처리할 수 없을 경우에 CAM을 병렬로 사용하여 매 입력 데이터에 대해서 테이블 룩업을 할 때마다 차례로 인접한 다른 CAM을 사용하도록 함으로써 개별적인 CAM들은 저속으로 동작하면서도 전체적으로 훨씬 높은 성능을 얻는 데에 있다. 그 특징은 2개 이상의 CAM 어레이와 요구 분배부 및 결과 취합부로 구성되어, CAM의 내용과 비교를 할 때마다 순차적으로 다른 CAM을 엑세스하도록 하고 각각의 CAM에서 나오는 데이터를 차례로 선택하여 결과적으로 CAM의 액세스 타임보다 짧은 시간간격을 갖는 관련 데이터의 흐름을 얻어낸다. CAM 어레이는 원하는 테이블 룩업 빈도를 위해 필요한 수만큼 병렬로 연결되어 있다. 요구 분배부는 데이터와 비교요구 신호를 입력받아 선택된 CAM에 제공된다. 결과 취합부는 각 CAM에서 순차적으로 출력되는 관련 데이터를 취합하여 원래 의도된 형식으로 외부로 출력시킨다.

公开(公告)号：KR1019980038224A

公开(公告)日：1998-08-05

申请号：KR1019960057101

申请日：1996-11-25

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 김찬 ,  김협종

IPC: G06F12/08

Abstract: 본 발명은 저속 CAM을 이용한 고속 테이블 룩업장치에 관한 것이다. 그 목적은 연속적으로 고속의 테이블 룩업을 할 때 주어진 CAM으로 그 속도를 처리할 수 없을 경우에 CAM을 병렬로 사용하여 매 입력 데이터에 대해서 테이블 룩업을 할 때마다 차례로 인접한 다른 CAM을 사용하도록 함으로써 개별적인 CAM들은 저속으로 동작하면서도 전체적으로 훨씬 높은 성능을 얻는 데에 있다. 그 특징은 2개 이상의 CAM 어레이와 요구 분배부 및 결과 취합부로 구성되어, CAM의 내용과 비교를 할 때마다 순차적으로 다른 CAM을 엑세스하도록 하고 각각의 CAM에서 나오는 데이터를 차례로 선택하여 결과적으로 CAM의 엑세스 타임보다 짧은 시간간격을 갖는 관련데이터의 흐름을 얻어낸다. CAM 어레이는 원하는 테이블 룩업 빈도를 위해 필요한 수만큼 병렬로 연결되어 있다. 요구 분배부는 데이터와 비교요구 신호를 입력받아 선택된 CAM에 제공한다. 결과 취합부는 각 CAM에서 순차적으로 출력되는 관련 데이터를 취합하여 원래 의도된 형식으로 외부로 출력시킨다.