-
公开(公告)号：KR1020170120542A
公开(公告)日：2017-10-31
申请号：KR1020170135825
申请日：2017-10-19
Applicant: 한국전자통신연구원
IPC: H04L5/00 , H04L1/00 , H04B7/0452 , H04W28/06 , H04L25/02 , H04B7/06 , H04B7/0456 , H04L25/03
CPC classification number: H04W72/0406 , H04B7/0452 , H04L1/007 , H04L1/0072 , H04L1/0606 , H04L1/0612 , H04L5/0023 , H04L5/0053 , H04L5/0073 , H04W28/04 , H04W28/06 , H04W28/22 , H04W48/08 , H04W80/04 , H04W84/12
Abstract: 본발명은다중사용자무선통신시스템에서전송효율향상을위한제어및 훈련심볼전송방법및 장치에대한것이다. 본발명의일 실시예에따른방법은, 다중사용자무선통신시스템에서제어및 훈련심볼전송방법으로, 동시에서로다른데이터를각 단말들로전송할시 각데이터들의요구전송률이각 단말들에서채널추정을통해만족할수 있는지를판단하는과정과, 상기판단결과각 데이터의요구전송률이만족되지않는경우상기제어및 훈련심볼을시간, 주파수, 코드영역의조합을이용하여단말별로구분할수 있도록데이터프레임을구성하여각 단말별로전송하는과정을포함한다.
Abstract translation: 本发明涉及用于在多用户无线通信系统中传送用于提高传输效率的控制和训练符号的方法和设备。 在根据本发明的一个实施例的方法中，多用户无线通信系统的控制和训练符号传输方法，在同一时间不同的数据通过信道估计中的终端时发送到每个移动站中的每个数据的所需要的传输速率 并且如果确定该过程是否被满足，并确定了每个数据的所需要的传输速率不满足使用的时间的组合的控制和训练符号，频率，构成数据帧的代码区域中由每个终端细分 对于每个终端。
-
公开(公告)号：KR1020140106967A
公开(公告)日：2014-09-04
申请号：KR1020130021357
申请日：2013-02-27
Applicant: 한국전자통신연구원
CPC classification number: H04L1/0071 , H04L1/0057 , H04L1/06 , H04L27/26 , H04L27/2601 , H04L27/3405
Abstract: Disclosed are a method and a device for efficiently combining an interleaver and a tone mapper in a wireless communications system. The method for combining an interleaver and a tone mapper using a memory structure according to an embodiment of the present invention comprises the steps of: identifying a low density parity check (LDPC) code or a binary convolution coding (BCC) code; storing at least one log likelihood ratio (LLR) in a plurality of addresses of a plurality of fragment memories included in a transceiver, wherein the fragment memories support tone mapping for the LDPC code and interleaving for the BCC code; and reading the fragment memories based on the result of the identification.
Abstract translation: 公开了一种用于在无线通信系统中有效地组合交织器和色调映射器的方法和装置。 根据本发明的实施例，使用存储器结构组合交织器和色调映射器的方法包括以下步骤：识别低密度奇偶校验（LDPC）码或二进制卷积编码（BCC）码; 在包含在收发器中的多个片段存储器的多个地址中存储至少一个对数似然比（LLR），其中片段存储器支持LDPC码的色调映射和用于BCC码的交织; 并根据识别结果读取片段记忆。
-
公开(公告)号：KR1020140106869A
公开(公告)日：2014-09-04
申请号：KR1020130021044
申请日：2013-02-27
Applicant: 한국전자통신연구원
IPC: H04W52/02
CPC classification number: Y02D70/10 , H04W52/0261 , H04W84/12
Abstract: The present invention relating to a method for saving power in a sensing system based on a wireless LAN comprises steps in which access point (AP) receives a connection request packet including information on the operation of a sensor node from the sensor node; in which a life time of the sensor node is determined based on the information on the operation; in which a connection reply packet including the determined information on the life is sent to the sensor node to reduce the number of sending of messages to check the survival of the sensor node.
Abstract translation: 本发明涉及一种基于无线LAN的感测系统中节电的方法，包括以下步骤：接入点（AP）从传感器节点接收包括关于传感器节点的操作的信息的连接请求分组; 其中基于关于操作的信息确定传感器节点的寿命; 其中包括确定的关于生命的信息的连接应答分组被发送到传感器节点，以减少发送消息的次数以检查传感器节点的存活。
-
公开(公告)号：KR101307512B1
公开(公告)日：2013-09-12
申请号：KR1020100046942
申请日：2010-05-19
Applicant: 한국전자통신연구원
Abstract: 본 발명은 무선 통신 시스템에서 최적의 채널 환경을 포함하는 서브채널에 빔포밍 가중치를 적용하여 최종 대기 시간에 따라 데이터를 수신하는 데이터 수신 장치 및 방법에 관한 것이다.
본 발명의 실시 예에 따른 데이터 수신 방법은, 복수 개의 STA(Station) 무선 네트워크에 존재하는 복수의 BS(Base Station)들 중에서 적어도 하나의 BS로부터 비콘 패킷을 수신하는 단계; 상기 수신된 비콘 패킷을 이용하여 상기 BS를 중심으로 공간 다중화를 통해 나누어진 복수 개의 섹터에 할당된 서브채널 중 최적의 채널 상태를 포함하는 서브채널의 인덱스를 검색하는 단계; 상기 검색된 서브채널의 인덱스에 해당하는 슬롯 타임과 STA에서 랜덤하게 생성된 랜덤 시간을 더하여 최종 대기 시간을 계산하는 단계; 및 상기 계산된 최종 대기 시간 이후에 비콘 응답 패킷에 상기 검색된 서브채널의 인덱스 정보를 포함시켜 송신하는 단계를 포함한다.-
公开(公告)号：KR101286962B1
公开(公告)日：2013-07-23
申请号：KR1020100036199
申请日：2010-04-20
Applicant: 한국전자통신연구원
Abstract: 본 발명은 무선 통신 시스템에서 패킷 종료 시점 검출 장치 및 방법에 관한 것으로, 특히 다중 안테나 및 직교 주파수 분할 다중화 방식 (MIMO-OFDM) 을 사용하는 무선 통신 시스템에서 패킷 종료 지점 검출 장치 및 방법에 관한 것이다.
본 발명에서는 모뎀 구현의 복잡도를 줄일 수 있고, 수신 감도를 증가 시킬 수 있으며, 처리율을 증가시킬 수 있다.
본 발명의 일 실시 예에 따른 종료 장치는, 무선 통신시스템의 패킷 종료 시점 검출 장치에 있어서, 외부로부터 신호를 수신하여 기저대역 신호로 변환하고 아날로그 디지털 변환을 하며 디지털 프런트 엔드를 수행하는 신호 수신부와, 상기 신호 수신부의 입력을 저장하는 입력 저장부와, 상기 입력저장부의 출력을 제공받아 주파수 옵셋을 추정하는 주차수 옵셋 추정부와, 상기 주파수 옵셋의 상관값과 순환전치를 계산하는 옵셋 상관기와, 상기 순환전치의 자기 상관값을 계산하는 순환전치 자기 상관부와, 상기 자기 상관값을 이용하여 패킷의 종료시점을 검사하는 패킷 종료 검출기를 포함한다.-
Patent Agency Ranking
公开(公告)号：KR100956592B1
公开(公告)日：2010-05-11
申请号：KR1020080036084
申请日：2008-04-18
Applicant: 한국전자통신연구원
IPC: H03M13/11
Abstract: 본 발명은 메시지 전달 알고리즘을 이용한 LDPC 코드 부호화 장치 및 그 방법에 관한 것으로, 임의로 패리티 비트를 지정하고 LDPC 코드 복호화 과정에서의 오프셋이 적용된 메시지 전달 알고리즘을 이용하여 검사노드값 및 패리티 비트를 계산함으로써, 복잡한 부호화 장치의 하드웨어 복잡도를 줄일 수 있고 고속으로 부호화를 수행할 수 있는, 메시지 전달 알고리즘을 이용한 LDPC 코드 부호화 장치 및 그 방법을 제공하고자 한다.
이를 위하여, 본 발명은 LDPC 코드 부호화 장치에 있어서, 입력 비트 및 임의 패리티 비트에 대한 검사노드값을 메시지 전달 알고리즘에 따라 연산하여 패리티 비트를 계산하기 위한 패리티 계산 수단; 상기 계산된 패리티 비트의 패리티 검사 결과에 따라 상기 계산된 패리티 비트를 보정하기 위한 패리티 보정 수단; 및 상기 입력 비트와 상기 보정된 패리티 비트를 결합하기 위한 출력 변환 수단을 포함한다.
메시지 전달 알고리즘, LDPC 코드 부호화, 패리티 비트, 검사노드, 오프셋-
公开(公告)号：KR100932789B1
公开(公告)日：2009-12-21
申请号：KR1020070131836
申请日：2007-12-15
Applicant: 한국전자통신연구원
CPC classification number: H04B7/0413 , H04B7/0854 , H04L27/2601
Abstract: Provided is a QR decomposition apparatus and method that can reduce the number of computers by sharing hardware in an MIMO system employing OFDM technology to simplify a structure of hardware. The QR decomposition apparatus includes a norm multiplier for calculating a norm; a Q column multiplier for calculating a column value of a unitary Q matrix to thereby produce a Q matrix vector; a first storage for storing the Q matrix vector calculated in the Q column multiplier; an R row multiplier for calculating a value of an upper triangular R matrix by multiplying the Q matrix vector by a reception signal vector; and a Q update multiplier for receiving the reception signal vector and an output of the R row multiplier, calculating an Q update value through an accumulation operation, and providing the Q update value to the Q column multiplier to calculate a next Q matrix vector.
Abstract translation: 提供了一种QR分解装置和方法，其可以通过在采用OFDM技术的MIMO系统中共享硬件来减少计算机的数量，以简化硬件结构。 QR分解装置包括用于计算范数的范数乘法器; Q列乘法器，用于计算单位Q矩阵的列值，从而产生Q矩阵向量; 第一存储器，用于存储在Q列乘法器中计算的Q矩阵向量; R行乘法器，用于通过将Q矩阵向量乘以接收信号向量来计算上三角R矩阵的值; 以及Q更新乘法器，用于接收接收信号向量和R行乘法器的输出，通过累加操作计算Q更新值，并且将Q更新值提供给Q列乘法器以计算下一个Q矩阵向量。
-
公开(公告)号：KR1020090064250A
公开(公告)日：2009-06-18
申请号：KR1020070131836
申请日：2007-12-15
Applicant: 한국전자통신연구원
CPC classification number: H04B7/0413 , H04B7/0854 , H04L27/2601
Abstract: A QR decomposition device and a method thereof for simplifying a hardware architecture in a multi input multi-output system are provided to reduce the number of calculators by sharing a calculator when QR analysis. A norm calculating unit(503) calculates a vector size. A Q calculating unit(507) calculates a single matrix. A first storage unit(508) stores Q matrix vectors calculated by Q calculating unit. Q matrix vectors and received signal vector are multiplied by R row calculating unit(501) by multiplexing am upper-triangular matrix. The output of R row calculating unit and received signal vector is input. An update calculator(502) calculates Q update value through the accumulate operation.
Abstract translation: 提供一种用于简化多输入多输出系统中的硬件架构的QR分解装置及其方法，用于通过在QR分析时共享计算器来减少计算器的数量。 范数计算单元（503）计算矢量大小。 Q计算单元（507）计算单个矩阵。 第一存储单元（508）存储由Q计算单元计算的Q矩阵向量。 Q矩阵向量和接收信号矢量通过复用am上三角矩阵与R行计算单元（501）相乘。 输入R行计算单元和接收信号向量的输出。 更新计算器（502）通过累加运算来计算Q更新值。
-
公开(公告)号：KR1020090062086A
公开(公告)日：2009-06-17
申请号：KR1020070129185
申请日：2007-12-12
Applicant: 한국전자통신연구원
IPC: H03M13/11
CPC classification number: H03M13/116 , H03M13/1137 , H03M13/6513
Abstract: An apparatus and a method for decoding a low density parity check code using a basic matrix are provided to implement a decoding process at high speed while reducing complexity by successively processing a parity check matrix in parallel partially using the basic parity check matrix. A decoding apparatus of a low density parity check code includes a bit input unit(410), a check matrix processing unit(420), and a bit processor(430). The bit input unit receives a log likelihood ratio about an input bit. The check matrix processor processes the parity check matrix about the log likelihood ratio in parallel partially by using the basic parity check matrix. The check matrix processor includes a variable node processor and a check node processor. The bit processor restores the input bit by determining a bit level from the parity check matrix value which is partially processed in parallel.
Abstract translation: 提供了使用基本矩阵对低密度奇偶校验码进行解码的装置和方法，以通过使用基本奇偶校验矩阵并行地并行地并行处理奇偶校验矩阵来降低复杂度来实现高速解码处理。 低密度奇偶校验码的解码装置包括位输入单元（410），校验矩阵处理单元（420）和位处理器（430）。 位输入单元接收关于输入位的对数似然比。 校验矩阵处理器通过使用基本奇偶校验矩阵部分并行处理关于对数似然比的奇偶校验矩阵。 校验矩阵处理器包括可变节点处理器和校验节点处理器。 位处理器通过从并行部分处理的奇偶校验矩阵值确定位电平来恢复输入位。
-
公开(公告)号：KR1020070061740A
公开(公告)日：2007-06-14
申请号：KR1020060048015
申请日：2006-05-29
Applicant: 한국전자통신연구원
Abstract: An apparatus and a method for controlling a receiving terminal in a next generation wireless communication system are provided to perform control according to an abnormal data processing error by monitoring an operation of each block of a wireless LAN receiving terminal. An apparatus for controlling a receiving terminal in a next generation wireless communication system includes a receiving terminal monitor module(120), a count module(130), and a control module(110). The receiving terminal monitor module(120) receives a plurality of event signals which are generated in a data signal processing process generated in the receiving terminal. The count module(130) has a counter, and operates the counter for a predetermined time corresponding to the plurality of event signals by activating or inactivating the counter. The control module(110) controls the count module(130), and controls the receiving terminal by determining whether the corresponding event signal is received for a predetermined time.
Abstract translation: 提供了一种用于控制下一代无线通信系统中的接收终端的装置和方法，用于通过监视无线LAN接收终端的每个块的操作，根据异常数据处理错误来执行控制。 一种用于在下一代无线通信系统中控制接收终端的装置，包括接收终端监视模块（120），计数模块（130）和控制模块（110）。 接收终端监视模块（120）接收在接收终端中产生的数据信号处理过程中产生的多个事件信号。 计数模块（130）具有计数器，并且通过激活或禁用计数器来操作对应于多个事件信号的预定时间的计数器。 控制模块（110）控制计数模块（130），并且通过确定在预定时间内是否接收到对应的事件信号来控制接收终端。
-
-
-
-
-
-
-
-
-
Search Results
75
records
(took 0.029 seconds)
