-
公开(公告)号：KR1019970056253A
公开(公告)日：1997-07-31
申请号：KR1019950055850
申请日：1995-12-23
Applicant: 한국전자통신연구원
IPC: H04L12/28
Abstract: 본 발명은 종래의 문제점중 서비스사용자가 망운용자에게 서비스 가입 및 관리를 요청하는 서비스를, 망운용자와 서비스사용자의 중간에서 서비스 에이전트를 두어 상호간 서비스 제공에 따른 관리를 신속하고 신뢰성있는 서비스로서 제공하는 서비스사용자와 서비스 에이전트간의 그룹화된 통신 서비스 제공 시스템 및 그 운용방법을 제공하는 데 그 목적이 있다.
-
公开(公告)号：KR1019970056252A
公开(公告)日：1997-07-31
申请号：KR1019950053938
申请日：1995-12-22
Applicant: 한국전자통신연구원
Inventor： 신영석
IPC: H04L12/24
Abstract: 본 발명은 분산된 객체접속정보 관리 시스템 및 그 객체접속정보의 분산화 방법에 관한 것으로, 시스템이 초기상태에서는 각 클라이언트 워크스테이션에서 발생한 체계를 서버에 등록하여 서버 워크스테이션이 분산처리영역에서 관리하는 총 객체의 접속정보를 관리하면서 등록된 모든 객체의 정보를 발송하는 제1단계; 상기 모든 객체의 정보에 의해 각 객체간의 접속, 결합이 수행되는 제2단계; 시간이 흐름에 따라 객체가 소멸되거나 삭제될 때 서버 워크스테이션이 각각의 객체를 등록 관리를 하면서, 일정시간동안 클라이언트에서 발생한 객체의 접속정보 및 상관관계 정보를 등록받는 제3단계; 및 상기 각 발생한 정보를 추출하여 각 클라이언트에 따른 객체정보를 선택하여 객체접속정보 발송시간(Tser-db)을 조정하면서 주기적으로 서버에서 각 클라이언트에 정보를 전송하고 상기 제4단계로 천이하는 제2단계를 포함하는 것을 특징으로 하여 짧은 시간에 원하는 객체정보를 선택하여 객체들간에 접속, 결합하여 수행할 수 있는 장점이 있다.
-
-
公开(公告)号：KR1019960002683B1
公开(公告)日：1996-02-24
申请号：KR1019920024194
申请日：1992-12-14
IPC: H04L12/28
Abstract: an input/output signal generator driven by a system clock supplied from a network; a video codec connector for impendence-matching an input/output signal from the input/output signal generator and a video signal upon connection of a video codec; a convergence part layer generator for generating a CS-PDU payload by processing a convergence part layer which receives the input/output signal from the input/output signal generator and data and a clock signal from the video codec connector; an SAR part layer processor for receiving an output signal from the convergence part layer generator to generate an SAR header and for connecting the header to the CS-PDU payload to transmit the connected SAR-PDU payload to an asynchronous transfer mode layer; a clock information generator for receiving the input/output signal from the input/output signal generator and the clock signal from the video codec connector and for generating acknowledging information being synchronous to a network driving clock and required for clock restoration; and a managing/state signal processor for communicating a managing/state signal in a transmitting part to an external controller.
Abstract translation: 由网络提供的系统时钟驱动的输入/输出信号发生器; 视频编解码器连接器，用于在连接视频编解码器时阻止来自输入/输出信号发生器的输入/输出信号和视频信号的匹配; 用于通过处理从输入/输出信号发生器接收输入/输出信号的会聚部分层和来自视频编解码器连接器的时钟信号来产生CS-PDU有效载荷的会聚部分层发生器; SAR部分层处理器，用于从会聚部分层发生器接收输出信号以产生SAR报头，并将标题连接到CS-PDU有效载荷，以将连接的SAR-PDU有效载荷发送到异步传输模式层; 时钟信息发生器，用于从输入/输出信号发生器接收输入/输出信号和来自视频编解码器连接器的时钟信号，并产生与网络驱动时钟同步且与时钟恢复所需的确认信息; 以及用于将发送部分中的管理/状态信号传送到外部控制器的管理/状态信号处理器。
-
公开(公告)号：KR1019960002682B1
公开(公告)日：1996-02-24
申请号：KR1019920024193
申请日：1992-12-14
IPC: H04L12/28
Abstract: an input/output signal generator driven by a system clock supplied from a network and for receiving a buffer state signal and a managing signal; an SAR header checking means for receiving an input/output control signal from the input/output signal generator and receiving an SAR-PDU transmitted from an asynchronous transfer mode layer to check whether an SAR header is normal; a video information compensating means connected to the SAR header checking means, for receiving the input/output signal from the input/output signal generator to output an acknowledging bit signal and for compensating abnormal SAR-PDU ; a convergence part layer restoring means for receiving an effective SAR-PDU payload from the video information compensating means to output data and a restoring clock, to thereby restore CS-PDU; a clock restoring means for receiving the acknowledging bit from the video information restoring means and a network driving clock from the exterior and for supplying the restoring clock to the convergence part layer restoring means; a video codec connecting means for performing impendence matching and line encoding upon the application of the data and clock to a video codec; and a managing/state signal processor for communicating a managing/state signal in a transmitting part to an external controller.
Abstract translation: 由从网络提供的系统时钟驱动并用于接收缓冲状态信号和管理信号的输入/输出信号发生器; SAR报头检查装置，用于从输入/输出信号发生器接收输入/输出控制信号，并接收从异步传输模式层发送的SAR-PDU，以检查SAR报头是否正常; 连接到SAR标题检查装置的视频信息补偿装置，用于从输入/输出信号发生器接收输入/输出信号以输出确认位信号并补偿异常SAR-PDU; 会聚部分层恢复装置，用于从视频信息补偿装置接收有效的SAR-PDU有效载荷以输出数据和恢复时钟，从而恢复CS-PDU; 时钟恢复装置，用于从视频信息恢复装置接收确认位和从外部接收网络驱动时钟，并将恢复时钟提供给会聚部分层恢复装置; 视频编解码器连接装置，用于在将视频编解码器应用数据和时钟时执行阻抗匹配和行编码; 以及用于将发送部分中的管理/状态信号传送到外部控制器的管理/状态信号处理器。
-
Patent Agency Ranking
-
公开(公告)号：KR1019950012320B1
公开(公告)日：1995-10-16
申请号：KR1019920004383
申请日：1992-03-17
IPC: H04L12/28
Abstract: The device comprises a video connecting unit for connecting an image signal; a first pre-input/pre-output unit for storing the image information in connection with the video connecting unit; a second pre-input unit for storing ATM adaptation layer-service data unit transmitted from the first pre-input/pre-output unit and a dividing and recoupling header, transmitting ATM layer adaptation layer-protocol data unit to the ATM layer, or dividing the ATM layer adaptation layer-protocol data unit into the header and the ATM adaptation layer-service data unit; a buffer controlling unit for monitoring the storage state in connection with the first and second pre-input unit and controlling the pre-output unit; a first counting unit for counting a count driving signal outputted from the buffer controlling unit; a division and recouple header generating unit for receiving the count signal and transmitting the dividing and recoupling header to the second pre-input unit; a division and recouple header detecting unit for receiving the output of the first counting unit and detecting the dividing and recoupling header among data transmitted from the division and recouple header generating unit and the second pre-input unit; and an image data compensating unit for compensating a damage data by checking an output order number of the division and recouple header detecting unit and transmitting the compensated data to the second pre-input unit.
Abstract translation: 该装置包括用于连接图像信号的视频连接单元; 第一预输入/预输出单元，用于存储与视频连接单元相关联的图像信息; 用于存储从第一预输入/预输出单元发送的ATM适配层服务数据单元的第二预输入单元和分配和重新耦合报头，将ATM层适配层协议数据单元发送到ATM层，或划分 ATM层适配层协议数据单元转换成报头和ATM适配层业务数据单元; 缓冲器控制单元，用于监视与第一和第二预输入单元相关的存储状态并控制预输出单元; 第一计数单元，用于对从缓冲器控制单元输出的计数驱动信号进行计数; 分割和补充标题生成单元，用于接收所述计数信号，并将所述分割和重新耦合报头发送到所述第二预输入单元; 分割和补充标题检测单元，用于接收第一计数单元的输出，并检测从分割和再匹配标题生成单元和第二预输入单元发送的数据中的分割和重新耦合报头; 以及图像数据补偿单元，用于通过检查分割的输出顺序号和重新匹配标题检测单元来补偿损伤数据，并将补偿的数据发送到第二预输入单元。
-
公开(公告)号：KR1019950008217B1
公开(公告)日：1995-07-26
申请号：KR1019920011799
申请日：1992-07-02
IPC: H04L12/28
Abstract: The ATM layer function processor is commonly used to ATM network node, network terminal equipment, and terminal interface equipment. This equipment has the basic elements providing service board interface and puts the channel of user service data, OAM data of ATM layer and signaling data to independent sending/receiving buffers. The equipment consists of connection setup block(1), connection release block(2), ATM OAM block(3), cell configuration block(4), cell sending block(5), cell receiving block(6), VME bus interface(7), user plane(8), signal plane(9) and bus(10).
Abstract translation: ATM层功能处理器通常用于ATM网络节点，网络终端设备和终端接口设备。 该设备具有提供业务板接口的基本元素，将用户业务数据的信道，ATM层的OAM数据和信令数据放入独立的发送/接收缓冲区。 该设备由连接建立块（1），连接释放块（2），ATM OAM块（3），小区配置块（4），小区发送块（5），小区接收块（6），VME总线接口 7），用户平面（8），信号平面（9）和总线（10）。
-
公开(公告)号：KR1019920009679B1
公开(公告)日：1992-10-22
申请号：KR1019900009576
申请日：1990-06-27
Applicant: 한국전자통신연구원
IPC: H04L12/00
CPC classification number: H04L12/5601 , H04L49/1576 , H04L2012/5605 , H04L2012/5674 , H04L2012/5678 , H04L2012/5681
Abstract: The apparatus is for providing the path through which high speed ATM cells are switched by cell units with real time by using switching memory when the ATM cells are transmitted. The apparatus includes a number of ATM cell input circuits (1), a routing controller (2), a switching matrix circuit (5), a switching data table circuit (4) for switching information changing between the routing controller (2) and the switching matrix circuit (5), a cell gate circuit (5), a cell output line-up circuit (6), and a system clock generator (7) for supplying system clock and cell synchronizing clock to the system.
Abstract translation: 该装置用于当发送ATM信元时，通过使用交换存储器来实时提供通过小区单元切换高速ATM信元的路径。 该设备包括多个ATM信元输入电路（1），路由控制器（2），开关矩阵电路（5），切换数据表电路（4），用于切换在路由控制器（2）和 开关矩阵电路（5），单元门电路（5），单元输出阵列电路（6）和用于向系统提供系统时钟和单元同步时钟的系统时钟发生器（7）。
-
公开(公告)号：KR100228400B1
公开(公告)日：1999-11-01
申请号：KR1019970034599
申请日：1997-07-23
Applicant: 한국전자통신연구원
Abstract: 1. 청구 범위에 기재된 발명이 속한 기술분야
본 발명은 개방형 통신망에서 연결그래프를 이용한 점대다중점 연결 설정 및 해제 방법에 관한 것임.
2. 발명이 해결하려고 하는 기술적 과제
본 발명은 분산처리환경위에서 객체 컴포넌트로 구성된 각 객체를 통해 연결 그래프를 효과적으로 운용하고, 가장 최적의 연결을 설정하며, 연결 속성 및 형상 변경에 있어서 효율적인 관리가 가능하게 하여 일관성있게 구현한 점대다중점 연결 설정 및 해제 방법을 제공하고자 함.
3. 발명의 해결방법의 요지
본 발명은, 개방형 통신망에서 점대다중점 연결 설정 및 해제 방법에 있어서, 서비스 요구에 대응하여 논리 연결그래프, 노드 연결그래프, 및 물리 연결그래프를 이용하여 연결을 설정하는 제 1 단계; 서비스에 또다른 사용자가 참여하였을 때 기존의 연결에서 브랜치(branch) 연결을 설정하는 제 2 단계; 및 서비스에 대한 해제 요구 메시지를 수신하여 전달망의 연결을 해제하는 제 3 단계를 포함한다.
4. 발명의 중요한 용도
본 발명은 개방형 통신망에 이용됨.
-
-
-
-
-
-
-
-
-
Search Results
53
records
(took 0.023 seconds)
