公开(公告)号：KR1020090051361A

公开(公告)日：2009-05-22

申请号：KR1020070117711

申请日：2007-11-19

Applicant: 한국전자통신연구원

Inventor： 이정근 ,  박상우

IPC: G06F12/00

CPC classification number: G06F12/0864 ,  G06F2212/1021

Abstract: 본 발명은 캐시 메모리 및 그 제어 방법에 관한 것으로, 특히 선형해쉬함수를 사용하는 캐시 메모리 및 그 제어 방법에 관한 것이다. 본 발명에 따른 캐시 메모리는 중앙 처리 장치로부터 수신한 메인 메모리 주소를 제 1 해쉬함수를 사용하여 제 1 인덱스 값으로 변환하는 제 1 해쉬함수 모듈; 상기 메인 메모리 주소를 제 2 해쉬함수를 사용하여 제 2 인덱스 값으로 변환하는 제 2 해쉬함수 모듈; 제 1 뱅크에서 상기 제 1 인덱스 값에 위치하는 데이터 블록의 태그 값과 상기 메인 메모리 주소의 태그 값을 비교하는 제 1 비교기; 및 제 2 뱅크에서 상기 제 2 인덱스 값에 위치하는 데이터 블록의 태그 값과 상기 메인 메모리 주소의 태그 값을 비교하는 제 2 비교기로 구성된다. 본 발명은 2m xm의 이진행렬로 구성되는 선형해쉬함수 쌍에서 m이 홀수인 경우에도 최대 뱅크간 분산차수를 가지며 행, 열, 대각선, 반대각선 및 직사각형 패턴에서 충돌쌍이 발생하지 않는 선형해쉬함수 쌍을 제공함으로써, 2-웨이 스큐드 어소시에이티브 캐시를 더욱 폭 넓게 구성할 수 있다.
선형해쉬함수, 캐시 메모리, skewed-associative cache