公开(公告)号：KR1020120029776A

公开(公告)日：2012-03-27

申请号：KR1020100091820

申请日：2010-09-17

Applicant: 한국전자통신연구원

Inventor： 조대순 ,  김은태 ,  정희상 ,  배정숙 ,  김대호

IPC: H03M13/27

CPC classification number: H04L1/0067 ,  H04L1/0071

Abstract: PURPOSE: A rate matching apparatus and method thereof are provided to improve data throughput by parallely processing data bits in a rate matching state. CONSTITUTION: A rate matching apparatus comprises sub block interleavers(11,12,13), dummy bit removers(21,22,23), a bit collector(30), a memory(40), an output parameter generating unit(50), and a selector(60). The sub block interleavers interleave received data. The dummy bit removers eliminate dummy bits included in coding words. The bit collector collects the coding words having no dummy bits. The bit collector collects all of systematic data. The memory parallely stores data as the systematic data and parity data. The selector selectively outputs a plurality of data bits from either the systematic data or the parity data saved in the memory based on output parameters.

Abstract translation: 目的：提供速率匹配装置及其方法，以通过在速率匹配状态下并行处理数据比特来提高数据吞吐量。 构成：速率匹配装置包括子块交织器（11,12,13），伪位去除器（21,22,23），位收集器（30），存储器（40），输出参数产生单元（50） ，和选择器（60）。 子块交织器交织接收的数据。 伪位移除器消除编码字中包含的虚拟位。 位收集器收集没有虚拟位的编码字。 位收集器收集所有系统数据。 存储器平行地将数据存储为系统数据和奇偶校验数据。 选择器基于输出参数从系统数据或保存在存储器中的奇偶校验数据中选择性地输出多个数据位。

公开(公告)号：KR1020120027827A

公开(公告)日：2012-03-22

申请号：KR1020100089620

申请日：2010-09-13

Applicant: 한국전자통신연구원

Inventor： 조대순 ,  김대호

IPC: H04B7/08

CPC classification number: G06F7/535 ,  G06F2207/5354

Abstract: PURPOSE: A divider and an operating method thereof are provided to increase operating speed and to reduce operating time. CONSTITUTION: A divider stores an LUT(LookUp Table) in a memory(120). The divider distinguishes an index of a divisor which is received from outside. The divider obtains one of lockup table values based on bits. The divider calculates an initial value by multiplexing dividend which is received from outside and an obtained value. The divider shifts an initial value by a shifter(112).

Abstract translation: 目的：提供分频器及其操作方法以提高操作速度并减少操作时间。 构成：分频器将LUT（查找表）存储在存储器（120）中。 分频器区分从外部接收的除数的索引。 分频器基于位获取锁定表值之一。 分频器通过从外部接收的多路复用和获得的值来计算初始值。 分频器通过移位器移位初始值（112）。

公开(公告)号：KR100950770B1

公开(公告)日：2010-04-05

申请号：KR1020070130509

申请日：2007-12-13

Applicant: 한국전자통신연구원 ,  삼성전자주식회사

Inventor： 조대순 ,  김찬 ,  김태중 ,  박형준

IPC: H04W28/22

Abstract: 본 발명은 이동통신 단말기의 디레이트 매칭에 관한 것으로, 수신 데이터 중 적어도 하나의 비트를 이용하여 입력 비트 개수를 목표 출력 비트 개수로 디레이트 매칭하기 위한 디레이트 매칭 횟수를 계산하고, 매회 디레이트 매칭 시마다 디레이트 매칭할 회당 처리 비트 개수를 계산하여 매회 디레이트 매칭 시마다 각각의 회당 처리 비트 개수를 적용하여 수신 데이터를 디레이트 매칭한다. 이와 같이 함으로써, 디레이트 매칭 시 클럭 당 데이터 처리 수를 늘려 고속의 데이터 처리가 가능하다.
LTE, 수신단, 디레이트 매칭

公开(公告)号：KR100888503B1

公开(公告)日：2009-03-12

申请号：KR1020070024394

申请日：2007-03-13

Applicant: 한국전자통신연구원 ,  삼성전자주식회사

Inventor： 조대순 ,  김태중 ,  김영섭 ,  박형준

IPC: G06F9/28 ,  G06F9/46 ,  G06F13/00 ,  G06F7/76

CPC classification number: H04L1/0068 ,  H04L1/0045 ,  H04L1/0052

Abstract: 통신 시스템에서 디레이트 매칭 장치는 수신 데이터를 복수의 블록으로 나누고, 각 블록마다 동시에 각 블록에 속하는 데이터를 디레이트 매칭한다. 이렇게 하면, 디레이트 매칭 시간이 단축된다.
디레이트, 매칭, 펑쳐링, 반복

公开(公告)号：KR1020080050191A

公开(公告)日：2008-06-05

申请号：KR1020070024394

申请日：2007-03-13

Applicant: 한국전자통신연구원 ,  삼성전자주식회사

Inventor： 조대순 ,  김태중 ,  김영섭 ,  박형준

IPC: G06F9/28 ,  G06F9/46 ,  G06F13/00 ,  G06F7/76

CPC classification number: H04L1/0068 ,  H04L1/0045 ,  H04L1/0052

Abstract: A method and an apparatus for derate matching in a communication system are provided to reduce derate matching time by dividing received large data into blocks and executing derate matching to data of each block at the same time. A derate matching device includes a data dividing unit(210), derate matching units(240_1-240_K+1), and a data combining unit(250). The data dividing unit divides received data into blocks and outputs data belonging to each block. The derate matching units receive data belonging to each corresponding block to perform derate matching and output derate matched data. The data combining unit adds up the outputted derate matched data to generate one data.

Abstract translation: 提供一种通信系统中的降额匹配的方法和装置，用于通过将接收的大数据分割成块并且同时对每个块的数据执行降额匹配来减少降额匹配时间。 降额匹配装置包括数据分割单元（210），降额匹配单元（240_1-240_K + 1）和数据组合单元（250）。 数据分割单元将接收到的数据分割为块并输出属于每个块的数据。 降额匹配单元接收属于每个相应块的数据，以执行降额匹配和输出降额匹配数据。 数据组合单元将输出的降额匹配数据相加以生成一个数据。

公开(公告)号：KR1020060059431A

公开(公告)日：2006-06-02

申请号：KR1020040098520

申请日：2004-11-29

Applicant: 한국전자통신연구원

Inventor： 이주열 ,  조대순 ,  박형준

IPC: H04J11/00

CPC classification number: H03G3/20 ,  H04L27/2647 ,  H04W74/0833

Abstract: 본 발명은 OFDM 시스템에서의 자동 이득 조정 장치에 관한 것이다. 이 자동 이득 장치의 가변 이득 신호 증폭부는 입력되는 상향 링크 신호를 증폭하여 출력하되, 증폭의 이득을 가변할 수 있다. 프레임 구간 해석부는 가변 이득 신호 증폭부에서 출력되는 상향 링크 신호를 그대로 출력하는 동시에, 신호가 속하는 통신 채널 구간을 나타내는 구간 해석 결과를 출력한다. 통화 및 제어 채널 이득 제어부는 프레임 구간 해석부에서 출력되는 상향 링크 신호의 전력을 측정하여 통화 및 제어 채널 구간의 이득을 제어하기 위한 이득값을 출력한다. 랜덤 액세스 채널 이득 제어부는 프레임 구간 해석부에서 출력되는 상향 링크 신호의 전력을 측정하여 랜덤 액세스 채널 구간의 이득을 제어하기 위한 이득값을 출력한다. 멀티플렉서는 프레임 구간 해석부에서 출력되는 구간 해석 결과에 기초하여 통화 및 제어 채널 이득 제어부에서 출력되는 이득값과 랜덤 액세스 채널 이득 제어부에서 출력되는 이득값 중에서 하나의 이득값을 선택하여 가변 이득 신호 증폭부로 출력한다. 본 발명에 따르면, 두 구간 사이의 다른 사용자수가 액세스시에도 안정적인 자동 이득 결과를 얻을 수 있다.
OFDM, 랜덤 액세스 채널, 통화 및 제어 채널, 자동 이득 조정

公开(公告)号：KR100462555B1

公开(公告)日：2004-12-17

申请号：KR1020020042942

申请日：2002-07-22

Applicant: 한국전자통신연구원

Inventor： 이유로 ,  권동승 ,  조대순 ,  조성철 ,  김성경 ,  오종의

IPC: H04B1/00

Abstract: PURPOSE: An interleaving/deinterleaving device in a communication system using channel reciprocity is provided to transmit bits having high priorities to a part where delay between an uplink and a downlink is small, and to transmit bits having low priorities to a part where the delay is big, thereby reducing error rates of the bits having the high priorities. CONSTITUTION: An encoder(31) encodes inputted data bits. Interleavers1 and 2(32,33) distinguish the encoded bits into bits having high priorities and bits having low priorities, and interleave the distinguished bits, respectively. A multiplexer(34) multiplexes the encoded bits having the high priorities in a part highly correlated to an uplink, and multiplexes the bits having the low priorities in a part lowly correlated to the uplink. A modulator(35) modulates the bits multiplexed through the multiplexer(34).

Abstract translation: 目的：提供一种使用信道互易的通信系统中的交错/去交错装置，以将具有高优先级的比特发送到上行链路和下行链路之间的延迟小的部分，并且将具有低优先级的比特发送到延迟为 大，从而降低了具有高优先级的比特的错误率。 构成：编码器（31）对输入的数据位进行编码。 交织器1和2（32,33）将编码比特区分为具有高优先级的比特和具有低优先级的比特，并分别交织区分的比特。 复用器（34）在与上行链路高度相关的部分中复用具有高优先级的编码比特，并且在与上行链路低相关的部分中复用具有低优先级的比特。 调制器（35）调制通过多路复用器（34）多路复用的比特。

公开(公告)号：KR1020040057859A

公开(公告)日：2004-07-02

申请号：KR1020030017425

申请日：2003-03-20

Applicant: 한국전자통신연구원

Inventor： 최진규 ,  이주열 ,  조대순 ,  류득수

IPC: H04M11/06

Abstract: PURPOSE: A device for verifying a multi-mode modem is provided to generate test data, and to demodulate data received from a verifying modem, then to perform a timing control by analyzing the received data, thereby verifying various modems. CONSTITUTION: A signal processor(100) automatically generates test data, or demodulates data received from a verifying modem(400), and outputs the demodulated data. A timing controller(200) analyzes the data received from the verifying modem(400), and performs a timing control process. A data transceiving portion(320) receives the test data through the timing controller(200) to temporarily store the received test data, transmits the stored test data to a receiving end(420) of the verifying modem(400), or temporarily stores the data received from a transmission end(410) of the verifying modem(400), and transmits the receiving data to the timing controller(200). A host processor(310) supplies an interface for transmitting data and a control signal between the timing controller(200) and the data transceiving portion(320).

Abstract translation: 目的：提供一种用于验证多模式调制解调器的设备，以产生测试数据，并对从验证调制解调器接收的数据进行解调，然后通过分析接收到的数据来执行定时控制，从而验证各种调制解调器。 构成：信号处理器（100）自动产生测试数据或解调从验证调制解调器（400）接收的数据，并输出解调数据。 定时控制器（200）分析从验证调制解调器（400）接收到的数据，并执行定时控制处理。 数据收发部分（320）通过定时控制器（200）接收测试数据，临时存储所接收的测试数据，将存储的测试数据发送到验证调制解调器（400）的接收端（420），或者临时存储 从验证调制解调器（400）的发送端（410）接收的数据，并将接收数据发送到定时控制器（200）。 主处理器（310）提供用于在定时控制器（200）和数据收发部分（320）之间传输数据和控制信号的接口。

公开(公告)号：KR100423147B1

公开(公告)日：2004-03-16

申请号：KR1020010047490

申请日：2001-08-07

Applicant: 한국전자통신연구원

Inventor： 권동승 ,  조대순 ,  조성철 ,  이유로 ,  정인철 ,  경문건

IPC: H04W84/16

Abstract: PURPOSE: A wireless connection device for a multimedia service and a method therefor are provided to construct a TDD(Time Division Duplex) type wireless private network in a limited area using one public communication portable phone and receive a voice telephone call and an Internet service using the wireless private network. CONSTITUTION: A channel management device(210) initializes mobile terminals(110,120,130), transmits and receives subscriber association information with the mobile terminals(110,120,130), and processes the access and paging of the mobile terminals(110,120,130). A wired network interface device(220) connects to an external network and converts a signal transmitted and received to a TDD type mobile terminal. A system control unit(230) connects to the channel management device(210) and the wired network interface device(220), processes a call, manages the registration and state of subscribers, and manages and controls each device.

Abstract translation: 目的：提供一种用于多媒体服务的无线连接装置及其方法，用于使用一个公用通信便携式电话在有限的区域内构建TDD（时分双工）型无线专用网络，并使用一个公共通信便携式电话来接收语音电话呼叫和互联网服务 无线专用网络。 组成：信道管理设备（210）初始化移动终端（110,120,130），与移动终端（110,120,130）发送和接收用户关联信息，并处理移动终端（110,120,130）的接入和寻呼。 有线网络接口设备（220）连接到外部网络并将发送和接收的信号转换为TDD型移动终端。 系统控制单元（230）连接到频道管理设备（210）和有线网络接口设备（220），处理呼叫，管理用户的注册和状态，并管理和控制每个设备。

公开(公告)号：KR100391292B1

公开(公告)日：2003-07-12

申请号：KR1020010056132

申请日：2001-09-12

Applicant: 한국전자통신연구원

Inventor： 조대순 ,  정인철 ,  조성철 ,  이유로 ,  권동승 ,  경문건

IPC: H04B7/26

Abstract: PURPOSE: A device for estimating a channel in a time division bidirectional communication system is provided to use a channel estimating method from a chip unit, a symbol unit, and a time slot, thereby minimizing an error caused during channel estimation. The device is provided to use a simple averaging method, thereby reducing random FM phenomenon caused by a channel estimating error. CONSTITUTION: A converter(100) receives a transmitted RF signal, and converts the signal into a baseband signal. A matching filter(200) filters the converted signal. A multiplier(300) multiples a signal sampled by a sampling period with chip units from the filtered signal by a midamble sequence for I and Q codes. An adder(400) adds signals as many as all midamble chips from the multiplied signal. An accumulator(500) divides the added signals as many as the number of the midamble chips, and obtains an average value. A channel estimating calculator(600) calculates a channel estimating value through consecutive two time slots or one-time slot from output values of the accumulator(500).

Abstract translation: 目的：提供一种用于在时分双向通信系统中估计信道的设备，以使用来自码片单元，码元单元和时隙的信道估计方法，从而使信道估计期间引起的误差最小化。 提供该设备以使用简单的平均方法，从而减少由信道估计误差引起的随机FM现象。 构成：A转换器（100）接收发射的RF信号，并将该信号转换成基带信号。 匹配滤波器（200）对转换后的信号进行滤波。 乘法器（300）将采样周期采样的信号与来自滤波信号的码片单元乘以用于I和Q码的中间码序列。 加法器（400）将来自乘法信号的信号与所有中间码码片一样多。 累加器（500）将所添加的信号分成与中间码码片的数量一样多的数量，并且获得平均值。 信道估计计算器（600）从累加器（500）的输出值通过连续的两个时隙或一个时隙计算信道估计值。