초광대역 통신을 이용한 고정밀도 거리인식 장치 및 방법
    11.
    发明授权
    초광대역 통신을 이용한 고정밀도 거리인식 장치 및 방법 有权
    高分辨率测距仪和使用UWB的方法

    公开(公告)号:KR100776682B1

    公开(公告)日:2007-11-16

    申请号:KR1020050126241

    申请日:2005-12-20

    CPC classification number: G01S5/0215 G01S5/0221

    Abstract: 본 발명은 초광대역 통신을 이용한 거리인식 기능을 가지는 시스템에 관한 것으로, 보다 상세하게는, 수신된 신호의 스펙트럼 성분을 분석하는데 있어서 구현의 복잡도를 줄이면서 견고한 성능을 가지도록 구성한 초광대역 통신을 이용한 거리인식 장치 및 방법에 관한 것이다.
    본 발명에 따른 장치는 수신신호로부터 다중 경로 시간 지연에 해당하는 주파수 성분을 추출하는 제 1 스펙트럼 분석 수단; 상기 제 1 스펙트럼 분석 수단에 의해 추출된 주파수 성분의 노이즈 서브 스페이스를 구하고, 상기 노이즈 서브 스페이스를 이용한 주파수 스펙트럼으로부터 최대 전력이 위치하는 주파수 성분을 추출하는 제 2 스펙트럼 분석 수단; 및 상기 최대 전력이 위치하는 주파수 성분을 이용하여 TOA를 추출하는 TOA추출수단을 포함한다.
    초광대역(UWB)통신, 센서 네트워크, 무선개인지역망(WPAN), 위치인식, 고정밀 TOA 알고리즘 (High Resolution TOA Algorithm)

    복합 센서들을 구비하는 실내 위치 인식 장치 및 그 위치인식 방법
    12.
    发明公开
    복합 센서들을 구비하는 실내 위치 인식 장치 및 그 위치인식 방법 失效
    具有多个传感器和位置的室内位置识别装置

    公开(公告)号:KR1020060058581A

    公开(公告)日:2006-05-30

    申请号:KR1020040097667

    申请日:2004-11-25

    Inventor: 최은창 허재두

    CPC classification number: H04W64/00 H04W88/18

    Abstract: 본 발명은 복합 센서들을 구비하는 실내 위치 인식 장치 및 그 위치 인식 방법에 관한 것으로, 이동체에 부착되고, 모드 제어 신호에 응답하여 위치 신호를 발생하는 단말 장치; 실내의 천정에 설정된 간격으로 배치되고, 각각이 서로 다른 타입의 적어도 두 개의 센싱 장치들을 구비하고, 위치 추적 명령에 응답하여 이동체의 위치를 센싱하고, 센싱 정보와 자신의 ID(identification) 정보를 RF 신호로 변조하여 각각 전송하는 복수의 수신기들; 위치 추적 명령과, 모드 제어 신호를 발생하고, 센싱 정보와 ID 정보에 기초하여, 이동체의 위치를 계산하는 장치 매니저; 및 장치 매니저와 복수의 수신기들간의 RF 통신 및 장치 매니저와 단말 장치간의 RF 통신을 중계하는 중재기를 포함한다. 본 발명에 따른 실내 위치 인식 장치 및 그 위치 인식 방법은 이동체의 위치 트랙킹의 정확도를 향상시킬 수 있고, 상기 이동체에 부착되는 단말 장치의 소모 전력을 감소시킬 수 있다.
    근접 센서, 장치 매니저, 수신기

    고밀도 케이블 접속을 위한 백플레인 장치
    13.
    发明授权
    고밀도 케이블 접속을 위한 백플레인 장치 失效
    고밀도케이블을을위한백플레인장치

    公开(公告)号:KR100440590B1

    公开(公告)日:2004-07-19

    申请号:KR1020020035897

    申请日:2002-06-26

    Abstract: PURPOSE: A backplane device for connecting to a large scale cable is provided to increase the number of cable connection pins of the backplane device, and to reduce cable lose and length variation between signals. CONSTITUTION: A front slot has connection pins of low scale. A first connecter connects to the cable directly. A second connecter is not possible to connect to the cable. A rear part has plural sub-connecter for supporting cable connection of the second connecter. The number of the cable connection pins are increased.

    Abstract translation: 目的:提供用于连接大规模电缆的背板设备,以增加背板设备的电缆连接引脚数量,并减少信号之间的电缆损耗和长度变化。 构成:一个前插槽有低尺寸的连接引脚。 第一个连接器直接连接到电缆。 第二个连接器不能连接到电缆。 后部具有用于支撑第二连接器的电缆连接的多个子连接器。 电缆连接引脚的数量增加。

    고속 비복귀 기록 데이터 복구장치
    14.
    发明授权
    고속 비복귀 기록 데이터 복구장치 失效
    高速NRZ数据恢复装置

    公开(公告)号:KR100261294B1

    公开(公告)日:2000-07-01

    申请号:KR1019970052621

    申请日:1997-10-14

    CPC classification number: H03L7/0805 H03L7/0995 H04L7/0276 H04L7/033

    Abstract: PURPOSE: An apparatus for recovering NRZ data is provided which recovers high rate NRZ data on the same level with the maximum operation frequencies of a ring voltage-controlled oscillator and a flip flop using a PLL technique and ring voltage-controlled oscillation technique. CONSTITUTION: An apparatus for recovering NRZ data includes a PLL(101), a phase-aligned ring voltage-controlled oscillating unit(102), and a retiming unit(18). The PLL generates a voltage of a ring voltage-controlled oscillator creating a frequency synchronized with input NRZ data or a reference frequency input from the outside. The ring voltage-controlled oscillating unit constructs a ring voltage-controlled oscillator having the same voltage-frequency characteristic as that of the ring voltage-controlled oscillator used for the PLL, oscillates at the same frequency as that of the ring voltage-controlled oscillator of the PLL, and controls the phase of an oscillation clock oscillates by the input NRZ data. The retiming unit is connected to the ring voltage-controlled oscillating unit to receive the input NRZ data to retime the NRZ data.

    Abstract translation: 目的:提供一种用于恢复NRZ数据的装置,其利用PLL技术和环形电压控制振荡技术以环形压控振荡器和触发器的最大工作频率在相同电平上恢复高速NRZ数据。 构成:用于恢复NRZ数据的装置包括PLL(101),相位调整环电压控制振荡单元(102)和重定时单元(18)。 PLL产生环形压控振荡器的电压,产生与输入NRZ数据同步的频率或从外部输入的参考频率。 环形电压控制振荡单元构成具有与用于PLL的环形压控振荡器相同的电压 - 频率特性的环形压控振荡器以与环路压控振荡器相同的频率振荡 PLL,并且控制振荡时钟的相位由输入的NRZ数据振荡。 重定时单元连接到环形电压控制振荡单元,以接收输入NRZ数据,以重新计算NRZ数据。

    저장 확인 기능을 갖는 지연에 무관한 비동기형 선입선출장치

    公开(公告)号:KR100198922B1

    公开(公告)日:1999-06-15

    申请号:KR1019960003722

    申请日:1996-02-15

    Abstract: 본 발명은 저장 확인 기능을 갖는 지연에 무관한(delay insensitive) 비동기형 FIFO 장치에 관한 것으로서, 저장셀 인에이블 신호를 출력하여 입력 데이터가 저장되었음을 알리는 저장 확인 신호를 수신하면 제어신호를 전단과 후단에 출력하는 다수의 제어수단(21); 입력된 데이터를 상기 제어수단(21)의 저장셀 인에이블 신호에 의해 저장하여 출력하는 다수의 셀 저장 수단(22); 및 상기 셀 저장 수단(22)에 입력되는 데이터와 출력 데이터를 입력받고, 상기 제어수단(21)의 저장셀 인에이블 신호를 입력받아 상기 셀 저장 수단(22)에 입력된 데이터의 저장 여부를 출력하는 다수의 저장 확인 신호 발생 수단(23)을 구비하여 셀 저장 수단(22)과 제어수단(21)의 지연 문제를 극복하고, FIFO 장치에 일정 동안만 데이터를 억세스 할 수 있는 인에이블 기능을 부여하여 인에이블 신호가 '하이'상태 동안만 데이터를 억세스할 수 있도록 하여 입력되는 데이터를 부분적으로 선택할 수 있어 FIFO 장치의 동작 범위를 증대할 수 있는 효과가 있다.

    고속 비트 데이타 다중화장치
    18.
    发明授权
    고속 비트 데이타 다중화장치 失效
    高速数据的多路复用器

    公开(公告)号:KR1019970004794B1

    公开(公告)日:1997-04-03

    申请号:KR1019940010963

    申请日:1994-05-20

    Abstract: A multiplexer uses a bite clock being input to a retiming circuit(11) and the parallel road pulse generator(12), uses a bit clock being input to the parallel road pulse generator(12) and the parallel/serial converter(13), makes a dependent relation between jitters of the bite clock and the bit clock, stably maintains a retiming input parallel data, generates an output serial data from a rising transition next to a rising transition of the bit clock generating the load pulse, and provides an accurate multiplexer about a high-speed bit data. The high-speed bit data multiplexer includes: a bit synchronizing part(30) for retiming a bite clock by using a rising transition of the bit clock, and providing a retiming bite clock and bit clock; a retiming part(34) for retiming a plurality of input parallel data by using a rising transition of the retiming bite clock, aqnd outputting a retiming parallel data; a parallel load pulse generator(35) for generating a load pulse providing a serial conversion point of the retiming parallel data; and a parallel/serial convertor(36) for converting the parallel data to a serial data from a rising transition point next to a rising transition of the bit clock.

    Abstract translation: 多路复用器使用向重定时电路(11)输入的咬时钟并行道脉冲发生器(12)使用输入到并行路脉冲发生器(12)和并行/串行转换器(13)的位时钟, 在咬入时钟和位时钟的抖动之间存在依赖关系,稳定地维持重新定时输入并行数据,从产生负载脉冲的位时钟的上升转变旁边的上升转换产生输出串行数据,并提供准确的 多路复用器关于高速位数据。 高速位数据多路复用器包括:位同步部分(30),用于通过使用比特时钟的上升转换重新定时咬合时钟,并提供定时咬入时钟和比特时钟; 重新定时部分(34),用于通过使用重新定时咬入时钟的上升转换重新定时多个输入并行数据,输出重定时并行数据; 并行负载脉冲发生器(35),用于产生提供重新定时并联数据的串行转换点的负载脉冲; 以及并行/串行转换器(36),用于将并行数据从位时钟的上升转变旁边的上升转变点转换为串行数据。

    루프백 시험이 가능한 데이타 링크 정합 장치

    公开(公告)号:KR1019960025001A

    公开(公告)日:1996-07-20

    申请号:KR1019940034028

    申请日:1994-12-13

    Abstract: 본 발명은 데이터의 이상 유무를 검증하기 위한 루우프백 시험 기능을 가지는 데이터 링크 정합 장치에 관한 것으로, 데이터 링크의 오동작 시에 정합 장치의 운용을 중지하지 않고, 마이크로 프로세서의 루우프백 명령 및 루우프백 시험할 링크 지정 데이터를 받아 루우프백을 시험하는 데이터 링크 정합장치를 제공하기 위하여, 병렬 셀데이타와 원천 데이터를상호 변환하는 셀 동기 수단(21); 병렬 셀데이타를 직렬로 변환하는 비트동기 송신 수단(22); 직렬 데이터를 차동 레벨로변환하는 차동 신호 전송 수단(24); 외부로 출력되는 데이터와 외부 데이터중 하나를 선택하는 데이터 선택 수단(25); 직렬 데이터를 병렬 변환하는 비트 동기 수신 수단(23); 데이터를 래치하는 래치 수단(26); 루우프백 인에이블 신호를 발생하는 루우프백 제어 신호 발생 수단(27)을 구비하여 데이터 링크 운용의 효율성의 향상 및 시스템의 신뢰도를 향상시키는효과가 있다.

Patent Agency Ranking