公开(公告)号：DE112010004205T5

公开(公告)日：2012-08-30

申请号：DE112010004205

申请日：2010-10-18

Applicant: IBM

Inventor： PARK JAE-EUN ,  CHEN XIANGDONG ,  WANG XINLIN

IPC: H01L29/78 ,  H01L21/336

Abstract: Ein Verfahren zum Bilden einer Halbleitereinheit 100, welche eine asymmetrische Source- und Drain-Zone aufweist. In einer Ausführungsform umfasst das Verfahren das Bilden einer Gate-Struktur 15 auf einem ersten Abschnitt eines Substrats 5, welches eine Wanne 35 einer ersten Leitfähigkeit aufweist. Eine Source-Zone 20 einer zweiten Leitfähigkeit und eine Drain-Zone 25 der zweiten Leitfähigkeit werden innerhalb der Wanne 35 der ersten Leitfähigkeit in einem Abschnitt des Substrats gebildet, welcher dem ersten Abschnitt des Substrats benachbart ist, auf welchem die Gate-Struktur angeordnet ist. Eine dotierte Zone 30 einer zweiten Leitfähigkeit wird innerhalb der Drain-Zone gebildet, um auf einer Drain-Seite der Halbleitereinheit einen integrierten Bipolartransistor bereitzustellen, wobei ein Kollektor durch die Wanne der ersten Leitfähigkeit bereitgestellt wird, die Basis durch die Drain-Zone der zweiten Leitfähigkeit bereitgestellt wird und der Emitter durch die dotierte Zone der zweiten Leitfähigkeit bereitgestellt wird, die in der Drain-Zone angeordnet ist. Es wird auch eine Halbleitereinheit bereitgestellt, welche über das oben beschriebene Verfahren gebildet wird.