公开(公告)号：DE112012002452B4

公开(公告)日：2020-09-10

申请号：DE112012002452

申请日：2012-06-26

Applicant: IBM

Inventor： BENHASE MICHAEL T ,  GUPTA LOKESH M ,  HYDE II JOSEPH S ,  LAFRESE LEE C

IPC: G06F12/08 ,  G06F3/06 ,  G11C7/00

Abstract: Verfahren (800), das aufweist:Empfangen (800) einer Anfrage in einer Speichersteuereinheit (102), wobei die Anfrage einem Zugriff auf eine Spur (312) in einem Cachespeicher (112) entspricht;Bestimmen (804), ob die Spur Daten entspricht, die auf einer Halbleiterplatte (108) gespeichert sind; undAusführen eines Bereitstellens eines Datensatzes (338) von der Halbleiterplatte in den Cachespeicher, als Reaktion auf das Bestimmen, dass die Spur Daten entspricht, die auf der Halbleiterplatte gespeichert sind, wobei jede Spur eine Vielzahl von Datensätzen aufweist und wobeidas Bereitstellen (504) des Datensatzes (338) von der Halbleiterplatte in den Cachespeicher als Reaktion auf ein Bestimmen (810, 506) ausgeführt wird, dass ein Langzeitzugriffsverhältnis für wechselnde Datensätze kleiner ist als ein erster vordefinierter Wert, wobei das Bereitstellen des Datensatzes ein standardmäßiger Bereitstellungsvorgang für die Halbleiterplatte ist;ein Bereitstellen (508) eines Teils (346) der Spur als Reaktion auf ein Bestimmen (810, 510) ausgeführt wird, dass ein Langzeitzugriffsverhältnis für wechselnde Datensätze größer oder gleich dem ersten vordefinierten Wert ist und ein Langzeitfrontendzugriffsverhältnis kleiner ist als ein zweiter vordefinierter Wert; undein Bereitstellen (512) der vollständigen Spur (312) als Reaktion auf ein Bestimmen (810, 514) ausgeführt wird, dass ein Langzeitzugriffsverhältnis für wechselnde Datensätze größer oder gleich dem ersten vordefinierten Wert ist und ein Langzeitfrontendzugriffsverhältnis größer oder gleich dem zweiten vordefinierten Wert ist.

公开(公告)号：CA2780220C

公开(公告)日：2018-03-13

申请号：CA2780220

申请日：2011-01-05

Applicant: IBM

Inventor： GUPTA LOKESH M ,  ASH KEVIN J

IPC: G06F12/0804 ,  G06F12/0868

Abstract: Method, system, and computer program product embodiments for facilitating data transfer from a write cache and NVS via a device adapter to a pool of storage devices by a processor or processors are provided. The processor(s) adaptively varies the destage rate based on the current occupancy of the NVS for a particular storage device and stage activity related to that storage device. The stage activity includes one or more of the storage device stage activity, device adapter stage activity, device adapter utilized bandwidth and the read/write speed of the storage device. These factors are generally associated with read response time in the event of a cache miss and not ordinarily associated with dynamic management of the destage rate. This combination maintains the desired overall occupancy of the NVS while improving response time performance.

公开(公告)号：DE112014002754T5

公开(公告)日：2016-03-03

申请号：DE112014002754

申请日：2014-07-28

Applicant: IBM

Inventor： GUPTA LOKESH M ,  WHITWORTH DAVID B ,  BENHASE MICHAEL T ,  NGUYEN TRUNG N

IPC: G06F9/38

Abstract: Für eine effiziente Aufgabenplanung unter Verwendung eines Sperrmechanismus wird gestattet, dass sich ehe neue Aufgabe auf dem Sperrmechanismus in eine Warteschleife einreiht, wenn eine Anzahl von Aufgaben, die sich auf dem Sperrmechanismus in einer Warteschleife befinden, kleiner als ein vordefinierter Schwellenwert für parallele Operationen ist, die Sperren zwischen den mehreren Threads erfordern.

公开(公告)号：DE112014000254T8

公开(公告)日：2016-01-28

申请号：DE112014000254

申请日：2014-01-16

Applicant: IBM

Inventor： BENHASE MICHAEL T ,  GUPTA LOKESH M ,  SONG CHENG-CHUNG

IPC: G06F12/08 ,  G06F13/00

公开(公告)号：DE112014000254T5

公开(公告)日：2015-10-01

申请号：DE112014000254

申请日：2014-01-16

Applicant: IBM

Inventor： BENHASE MICHAEL T ,  GUPTA LOKESH M ,  SONG CHENG-CHUNG

IPC: G06F13/00

Abstract: Für eine Datenverarbeitung in einer Datenverarbeitungs-Speicherumgebung, die zumindest Zwischenspeicher mit hoher und niedrigerer Geschwindigkeit und verwaltete mehrstufige Speicherebenen enthält, werden durch eine Prozessoreinheit Gruppen von Datensegmenten zwischen den mehrstufigen Speicherebenen migriert, so dass gleichmäßig intensiv genutzte der Gruppen von Datensegmenten migriert werden, um einen Halbleiterdatenträger-(SSD-)Abschnitt der mehrstufigen Speicherebenen zu verwenden, häufchenweise intensiv genutzte der Gruppen von Datensegmenten migriert werden, um den SSD-Abschnitt zu verwenden, während der Zwischenspeicher mit niedrigerer Geschwindigkeit für einen restlichen Abschnitt der häufchenweise intensiv genutzten verwendet wird, und dass selten intensiv genutzten der Gruppen von Datensegmenten migriert werden, um den Zwischenspeicher mit niedrigerer Geschwindigkeit zu verwenden, während eine niedrigere der mehrstufigen Speicherebenen für einen restlichen Abschnitt der selten intensiv genutzten verwendet wird.

公开(公告)号：DE102013200032A1

公开(公告)日：2013-07-18

申请号：DE102013200032

申请日：2013-01-03

Applicant: IBM

Inventor： ASH KEVIN J ,  BENHASE MICHAEL T ,  GUPTA LOKESH M

IPC: G06F12/08

Abstract: Durchgeführt wird eine Ermittlung einer Speicherspur, die von dem ersten Cachespeicher in den zweiten Cachespeicher herabzustufen ist, wobei die Speicherspur in dem ersten Cachespeicher einer Speicherspur im Speichersystem entspricht und aus einer Vielzahl von Sektoren besteht. Als Antwort auf ein Feststellen, dass der zweite Cachespeicher eine veraltete Version der Speicherspur enthält, die aus dem ersten Cachespeicher herabgestuft wurde, wird eine Ermittlung durchgeführt, ob die veraltete Version der Speicherspur Speicherspursektoren enthält die nicht in der Speicherspur enthalten sind, die aus dem ersten Cachespeicher herabgestuft wird. Die Sektoren aus der Speicherspur, die aus dem ersten Cachespeicher herabgestuft wurde, werden mit Sektoren aus der veralteten Version der Speicherspur, welche nicht in der Speicherspur enthalten sind, die aus dem ersten Cachespeicher herabgestuft wird, zu einer neuen Version der Speicherspur verknüpft. Die neue Version der Speicherspur wird in den zweiten Cachespeicher geschrieben.