公开(公告)号：DE112013004315T5

公开(公告)日：2015-05-28

申请号：DE112013004315

申请日：2013-10-15

Applicant: IBM

Inventor： SESHADRI ARVIND ,  PENDARAKIS DIMITRIOS

IPC: G06F15/16

Abstract: Es wird ein Verfahren zum Überprüfen einer geografischen Adresse eines virtuellen Plattenabbilds beschrieben, das auf einem Server innerhalb eines Datenzentrums ausgeführt wird. Eine Ausführungsform beinhaltet einen dem Server des Datenzentrums nahen Verschlüsselungsprozessor, einen Hypervisor, der zum Senden eines Plattenabbild-Hashwertes des virtuellen Plattenabbilds, eines durch den Verschlüsselungsprozessor ausgegebenen digitalen Zertifikats und eines Bestätigungsschlüssels an einen Benutzer des Datenzentrums und einen Adressanzeiger konfiguriert ist. Das Verfahren beinhaltet ein Senden eines Plattenabbild-Hashwertes des virtuellen Plattenabbilds, eines Bestätigungsschlüssels, der für einen dem Server des Datenzentrums nahen Verschlüsselungsprozessor eindeutig ist, und eines digitalen Zertifikats an einen Benutzer des Datenzentrums. Sodann sendet der Adressanzeiger die geografische Adresse des Verschlüsselungsprozessors, der zu dem Bestätigungsschlüssel passt, an den Benutzer des Datenzentrums.

公开(公告)号：GB2494512B

公开(公告)日：2014-02-19

申请号：GB201215241

申请日：2012-08-28

Applicant: IBM

Inventor： BOIVIE RICHARD HAROLD ,  PENDARAKIS DIMITRIOS

IPC: G06F21/74

公开(公告)号：GB2494512A

公开(公告)日：2013-03-13

申请号：GB201215241

申请日：2012-08-28

Applicant: IBM

Inventor： BOIVIE RICHARD HAROLD ,  PENDARAKIS DIMITRIOS

IPC: G06F21/74

Abstract: An apparatus includes a memory to store a secure object 210 comprising at least one of code and data that is encrypted when stored in the memory and a central processing unit (CPU) 201 that is capable of executing an EnterSecureMode (esm) instruction that enables the decryption of the secure object's information when the secure object information is retrieved from the memory into the CPU. The CPU further comprises a feature to protect the secure object from code received from other software. The protection feature is preferably such that the CPU comprises at least one register defining an address range that provides at least one of a "read-only" and a "no-execute" range for a secure object.