公开(公告)号：EP2939346A4

公开(公告)日：2016-09-07

申请号：EP13869844

申请日：2013-06-18

Applicant: INTEL CORP

Inventor： ARAMBEPOLA BERNARD ,  BADEM MURAT ,  SHUKLA PARVEEN K ,  GAMAGE SAHAN ,  HEWAVITHANA THUSHARA ,  GOLDMAN NAOR

IPC: H03M13/15 ,  H03M13/45 ,  H04L1/00 ,  H04L27/34 ,  H04L27/38

CPC classification number: H04L27/06 ,  H03M13/1515 ,  H03M13/451 ,  H03M13/453 ,  H04L1/0045 ,  H04L1/0047 ,  H04L1/0057 ,  H04L27/38

公开(公告)号：EP2380285A4

公开(公告)日：2015-10-28

申请号：EP09837054

申请日：2009-12-23

Applicant: INTEL CORP ,  HEWAVITHANA THUSHARA

Inventor： HEWAVITHANA THUSHARA ,  ARAMBEPOLA BERNARD ,  SHUKLA PARVEEN ,  GAMAGE SAHAN ,  BHUNJUN VINESH

IPC: H04B7/005 ,  H04L27/00 ,  H04L27/18 ,  H04L27/227 ,  H04L27/38

CPC classification number: H04L27/3827 ,  H04L27/2273 ,  H04L2027/003 ,  H04L2027/0036 ,  H04L2027/0038 ,  H04L2027/0057 ,  H04L2027/0067 ,  H04L2027/0069

公开(公告)号：CA3022343C

公开(公告)日：2020-12-29

申请号：CA3022343

申请日：2017-06-14

Applicant: INTEL CORP

Inventor： ARAMBEPOLA BERNARD ,  HEWAVITHANA THUSHARA

IPC: H04B1/10 ,  H04L25/08

Abstract: Symbols are received on a downstream channel. A value of a channel synchronization parameter is determined based on the received symbols. An interference event (560) on the downstream channel (151) is detected (562). In response to detecting the interference event (560): an output signal is determined based on at least one cached value of the channel synchronization parameter, the at least one cached value being determined based on symbols received prior to and offset from said detecting (562) of the interference event (560).

公开(公告)号：DE112013005147T5

公开(公告)日：2015-08-20

申请号：DE112013005147

申请日：2013-06-24

Applicant: INTEL CORP

Inventor： HEWAVITHANA THUSHARA ,  ARAMBEPOLA BERNARD ,  GAMAGE SAHAN S

IPC: H04L27/34 ,  H04L12/26

Abstract: Verfahren und Systeme zum Mindern von Impulsstörungen in einem OFDM-QAM-Signal. Ein Rauschmaß oder Qualitätsmaß (QM) per Symbol wird für ein Symbol k als ein MSE von Distanzen zwischen Trägern in dem Symbol und Punkten entsprechender QAM-Konstellationen berechnet. MSE(k) wird über mehrere Symbole gemittelt, um ein Hintergrundsignal-QM, AVG_MSE(k) zu berechnen. Wenn MSE(k) AVG_MSE(k) um einen mäßigen Betrag übersteigt, kann das Symbol k mäßig von Impulsstörungen beeinträchtigt sein, und SNR-Schätzungen per Träger werden für alle Datenträger in dem Symbol k vor der LLR-Berechnung herabgestuft. Die SNR-Herabstufung kann auf der Basis eines Ausmaßes, zu dem MSE(k) AVG_MSE(k) übersteigt, linear oder stufenweise sein. Wenn MSE(k) AVG_MSE(k) um einen signifikanten Betrag übersteigt, kann das Symbol k signifikant von Impulsstörungen beeinträchtigt sein, und LLR können dafür gesetzt werden, anzugeben, dass alle Datenträger in dem Symbol k gelöscht werden.

公开(公告)号：EP2936690A4

公开(公告)日：2016-07-27

申请号：EP13865081

申请日：2013-06-27

Applicant: INTEL CORP

Inventor： ARAMBEPOLA BERNARD ,  HEWAVITHANA THUSHARA

IPC: H04B1/10

CPC classification number: H04L27/0008 ,  H04L5/0007 ,  H04L5/0028 ,  H04L5/0062 ,  H04L27/0006 ,  H04L27/2626 ,  H04L27/362

Abstract: An apparatus may include a processor circuit, and a dynamic filter adjustment component for execution on the processor. The dynamic filter adjustment component may identify in a wideband communications signal a set of one or more interferer frequencies for one or more respective interferer channels of a set of communications channels to be filtered, select a kernel filter comprising a low pass filter having a channel width corresponding to a channel of the one or more interferer channels, and generate a co-channel interference (CCI) filter to stop the one or more interferer channels by inverting the kernel filter. Other embodiments are described and claimed.

Abstract translation: 设备可以包括处理器电路和用于在处理器上执行的动态滤波器调整组件。 动态滤波器调整组件可以在宽带通信信号中识别要滤波的一组通信信道的一个或多个相应干扰信道的一个或多个干扰频率的集合，选择包含低通滤波器的核心滤波器，该低通滤波器具有信道宽度 对应于一个或多个干扰信道的信道，并产生同信道干扰（CCI）滤波器，以通过反转内核滤波器来停止一个或多个干扰信道。 描述和要求保护其他实施例。

公开(公告)号：CA3022343A1

公开(公告)日：2018-01-25

申请号：CA3022343

申请日：2017-06-14

Applicant: INTEL CORP

Inventor： ARAMBEPOLA BERNARD ,  HEWAVITHANA THUSHARA

IPC: H04B1/10 ,  H04L25/08

Abstract: Symbols are received on a downstream channel. A value of a channel synchronization parameter is determined based on the received symbols. An interference event (560) on the downstream channel (151) is detected (562). In response to detecting the interference event (560): an output signal is determined based on at least one cached value of the channel synchronization parameter, the at least one cached value being determined based on symbols received prior to and offset from said detecting (562) of the interference event (560).

公开(公告)号：DE112011105986T5

公开(公告)日：2014-09-04

申请号：DE112011105986

申请日：2011-12-20

Applicant: INTEL CORP

Inventor： HEWAVITHANA THUSHARA ,  SHUKLA PARVEEN K ,  GAMAGE SAHAN S ,  ARAMBEPOLA BERNARD

IPC: H04L27/26 ,  H04B15/00

Abstract: Ein System gemäß einer Ausführungsform enthält einen Demodulator, der konfiguriert ist, um ein Orthogonal Frequency Division Multiplexed(OFDM)-moduliertes Signal zu empfangen, das ein aktuelles Symbol und eine Sequenz von vorangehenden Symbolen umfasst, wobei jedes der Symbole einen oder mehrere Pilot-Unterträger und einen oder mehrere Datenunterträger umfasst; eine Phasenwinkelberechnungsschaltung, die mit dem Demodulator gekoppelt ist, wobei die Phasenwinkelberechnungsschaltung konfiguriert ist, um einen ersten Mittelwert zu berechnen, wobei der erste Mittelwert aus dem Phasenwinkel von einem oder mehreren der Pilot-Unterträger einer vorab festgelegten Anzahl der vorangehenden Symbole berechnet wird; eine prädiktive Filterschaltung, die mit der Phasenwinkelberechnungsschaltung gekoppelt ist, wobei die prädiktive Filterschaltung konfiguriert ist, um einen zweiten Mittelwert zu berechnen, wobei der zweite Mittelwert den Phasenwinkel von einem oder mehreren Unterträgern des aktuellen Symbols schätzt, wobei die Schätzung auf dem ersten Mittelwert basiert; und eine Phasenrauschbeseitigungsschaltung, die mit der prädiktiven Filterschaltung gekoppelt ist, wobei die Phasenrauschbeseitigungsschaltung konfiguriert ist, um die Phase von einem oder mehreren Unterträgern des aktuellen Symbols auf der Basis des zweiten Mittelwerts zu korrigieren.

公开(公告)号：AU2012370023A1

公开(公告)日：2014-08-07

申请号：AU2012370023

申请日：2012-03-28

Applicant: INTEL CORP

Inventor： SHULMAN SHAUL ,  LOUKIANOV DMITRII ,  GOLDMAN NAOR ,  ARAMBEPOLA BERNARD

IPC: H04L29/12 ,  H04L27/00 ,  H04L29/10

Abstract: Some demonstrative embodiments include devices, systems and methods of transferring information between elements of a communication device. For example, a device may include a front-end to receive an analog downstream input including a plurality of downstream data channels, and to provide a digital serial downstream output including at least one continuous stream of constant-size downstream frames including a plurality of constant-size downstream data frames, which include downstream sample data of the plurality of downstream data channels; a serial interface including at least one serial lane to transfer the at least on stream of the digital serial downstream output; and a processor to receive the digital serial downstream over the serial interface, and to process the downstream data frames.

公开(公告)号：AU2012370023B2

公开(公告)日：2017-08-10

申请号：AU2012370023

申请日：2012-03-28

Applicant: INTEL CORP

Inventor： SHULMAN SHAUL ,  LOUKIANOV DMITRII ,  GOLDMAN NAOR ,  ARAMBEPOLA BERNARD

IPC: H04L29/12 ,  H04L27/00 ,  H04L29/10

Abstract: Some demonstrative embodiments include devices, systems and methods of transferring information between elements of a communication device. For example, a device may include a front-end to receive an analog downstream input including a plurality of downstream data channels, and to provide a digital serial downstream output including at least one continuous stream of constant-size downstream frames including a plurality of constant-size downstream data frames, which include downstream sample data of the plurality of downstream data channels; a serial interface including at least one serial lane to transfer the at least on stream of the digital serial downstream output; and a processor to receive the digital serial downstream over the serial interface, and to process the downstream data frames.

公开(公告)号：DE112012005953T5

公开(公告)日：2014-11-20

申请号：DE112012005953

申请日：2012-02-28

Applicant: INTEL CORP

Inventor： HEWAVITHANA THUSHARA ,  ARAMBEPOLA BERNARD

IPC: H04L7/04 ,  H03L7/08

Abstract: Geräte, Systeme und Verfahren betreffen die Aufrechterhaltung optimaler Trägerverfolgungsleistungsfähigkeit im Hinblick auf vorherrschende Betriebsbedingungen. Solche Konfigurationen verwenden einen Phasenregelkreis, der dafür ausgelegt ist, einen geschätzten Phasenfehlerwert zu erzeugen, ein Varianzmodul, das dafür ausgelegt ist, auf der Basis des geschätzten Phasenfehlerwerts eine Phasenrauschvarianz zu berechnen, und ein Schleifensteuerungsbandbreitenmodul, das auf der Basis einer detektierten niedrigeren Phasenrauschvarianz einen Schleifenbandbreitenwert berechnet, gemäß dem berechneten Schleifenbandbreitenwert modifizierte Schleifenfilterwerte erzeugt und den Phasenregelkreis mit den modifizierten Schleifenfilterwerten aktualisiert. Während nachfolgender Iterationen werden die modifizierten Schleifenfilterwerte entlang einer bestimmten Richtung inkrementell justiert, bis die Phasenrauschvarianz zunimmt, wobei an diesem Punkt die modifizierten Schleifenfilterwerte in einer entgegengesetzten Richtung inkrementell justiert werden, um auf einem optimalen Schleifenbandbreitenwert zu konvergieren.