公开(公告)号：DE112016006050T5

公开(公告)日：2018-09-06

申请号：DE112016006050

申请日：2016-11-25

Applicant: INTEL CORP

Inventor： LEMAY MICHAEL ,  DURHAM DAVID M

IPC: G06F21/56

Abstract: Verschiedene Ausführungsformen befassen sich allgemein mit Techniken zum Erkennen von Schadsoftware auf eine Weise, die den Verbrauch von Verarbeitungs- und/oder Speicherressourcen einer Verarbeitungseinrichtung reduziert. Eine Vorrichtung kann enthalten: eine erste Prozessorkomponente einer Verarbeitungseinrichtung, um Einträge in einer chronologischen Reihenfolge innerhalb eines ersten Seitenmodifikationsprotokolls zu erstellen, das innerhalb eines ersten Speichers gepflegt wird, der in mehrere Seiten aufgeteilt ist, wobei jeder Eintrag auf einen Schreibzugriff hinweist, der von der ersten Prozessorkomponente auf eine Seite der mehreren Seiten durchgeführt wurde; eine Abrufkomponente einer Grafiksteuerung der Verarbeitungseinrichtung, um wiederholt Hinweise aus dem ersten Seitenmodifikationsprotokoll auf mindestens eine vor Kurzem beschriebene Seite der mehreren Seiten abzurufen; und eine Scankomponente der Grafiksteuerung, um die mindestens eine vor Kurzem beschriebene Seite wiederholt zu scannen, um Schadsoftware innerhalb der mindestens einen vor Kurzem beschriebenen Seite zu erkennen.

公开(公告)号：DE112016004476T5

公开(公告)日：2018-06-14

申请号：DE112016004476

申请日：2016-09-02

Applicant: INTEL CORP

Inventor： DURHAM DAVID M ,  LONG MEN ,  LEMAY MICHAEL

IPC: G06F12/10

Abstract: Technologien für einen Nur-Ausführungs-Transaktionsarbeitsspeicher umfassen eine Rechenvorrichtung mit einem Prozessor und einem Arbeitsspeicher. Der Prozessor umfasst einen Befehlsadressenübersetzungspuffer (iTLB) und einen Datenadressenübersetzungspuffer (dTLB). In Reaktion auf ein Seitenverfehlen bestimmt der Prozessor, ob eine physikalische Seitenadresse innerhalb eines Nur-Ausführungs-Transaktionsbereichs (XOT-Bereichs) des Arbeitsspeichers liegt. Wenn sie innerhalb des XOT-Bereichs liegt, kann der Prozessor den iTLB mit der physikalischen Seitenadresse belegen und verhindern, dass der dTLB mit der physikalischen Seitenadresse belegt wird. In Reaktion auf eine asynchrone Änderung des Steuerablaufs wie z. B. eine Unterbrechung bestimmt der Prozessor, ob eine letzte iTLB-Übersetzung innerhalb des XOT-Bereichs liegt. Wenn sie innerhalb des XOT-Bereichs liegt, löscht der Prozessor oder sichert anderweitig den Prozessorregisterzustand. Der Prozessor stellt sicher, dass ein XOT-Bereich die Ausführung an einem autorisierten Eintrittspunkt startet. Andere Ausführungsformen werden beschrieben und beansprucht.