中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

19 records (took 0.022 seconds)

    BATTERY AND CHARGING SYSTEM THEREFOR
    12.
    发明专利
    BATTERY AND CHARGING SYSTEM THEREFOR 未知

    公开(公告)号：AU4186289A

    公开(公告)日：1990-04-18

    申请号：AU4186289

    申请日：1989-08-16

    Applicant: MOTOROLA INC

    Inventor： BORRAS JAIME ANDRES

    IPC: H02J7/00

    Abstract: Batteries (10) are constructed and arranged to retain a historical record of their use (discharge), capacity, and discharge/recharge cycles. This historical battery use data may be retrieved and analyzed by a charging system (12) to optimally recharge the battery (10) thereby maximizing battery life, while avoiding the ''memory effect'' problems of the prior art.

    SERIAL LINK COMMUNICATIONS PROTOCOL.
    14.
    发明公开
    SERIAL LINK COMMUNICATIONS PROTOCOL. 失效
    转让协议串行链路。

    公开(公告)号：EP0205467A1

    公开(公告)日：1986-12-30

    申请号：EP85905710

    申请日：1985-11-01

    Applicant: MOTOROLA INC

    Inventor： COMROE RICHARD ALAN ,  BORRAS JAIME ANDRES ,  BROWAND WAYNE HARRY ,  RAMOS OZZIE FRANCISCO ,  KOZLOWSKI TED ANTHONY ,  MITCHELL TIMOTHY ALAN ,  EKL RANDY LEE

    IPC: H04L29/06 ,  G06F13/376 ,  G06F13/42 ,  H04L12/413

    CPC classification number: H04L12/40013 ,  G06F13/376 ,  G06F13/4208 ,  H04L12/413

    Abstract: Un protocole de bus série à économie de transmission comprenant au moins un mot de huit bits, et comprenant au moins un code d'opération et un sous-argument (Figure 2). Le code d'opération et le sous-argument comprennent, respectivement, ou bien un caractère de début de message ou bien un caractère de début de réponse et, ou bien une adresse de destination du dispositif ou une adresse (Fig. 3) de source du dispositif. De plus, un dispositif de détection des erreurs est prévu comprenant un bit de parité paire. Est prévue en outre une méthode optimisée de choix de bus consistant à contrôler le bus (230) pour déterminer son état libre ou occupé et soit tenter un accès asynchrone au bus si celui-ci est libre soit tenter une nouvelle fois de façon synchrone avec priorité après détection de l'état occupé du bus, après détection d'une collision d'accès au bus, et après augmentation initiale de la puissance, synchronisée pour achèvement du message en cours. La prioritisation comprend un retard en temps constant plus un retard en temps de bits proportionnel à l'identification d'adresse du dispositif d'accès (Fig. 5). Est enfin prévue une méthode optimisée d'adressage de messages inter-dispositifs (120, 140, 150, 180, 190, 200) et d'échange de signaux de commande dans un système à bus à accès multiple, chaque dispositif possédant une adresse de source et une adresse de destination, comprenant l'adressage d'un message à une adresse de destination et l'attente que le dispositif de destination à qui on s'est adressé accuse réception par le renvoi de son adresse de source correspondante, et comprenant aussi le contrôle de bus (230) pour annoncer un événement comportant une adresse de source et remplissant une fonction en conséquence.

    SERIAL LINK COMMUNICATIONS PROTOCOL.
    15.
    发明公开
    SERIAL LINK COMMUNICATIONS PROTOCOL. 失效
    转让协议串行链路。

    公开(公告)号：EP0205467A4

    公开(公告)日：1989-11-09

    申请号：EP85905710

    申请日：1985-11-01

    Applicant: MOTOROLA INC

    Inventor： COMROE RICHARD ALAN ,  BORRAS JAIME ANDRES ,  BROWAND WAYNE HARRY ,  RAMOS OZZIE FRANCISCO ,  KOZLOWSKI TED ANTHONY ,  MITCHELL TIMOTHY ALAN ,  EKL RANDY LEE

    IPC: H04L29/06 ,  G06F13/376 ,  G06F13/42 ,  H04L12/413

    CPC classification number: H04L12/40013 ,  G06F13/376 ,  G06F13/4208 ,  H04L12/413

    Abstract: A transmission-economized serial bus protocol comprising at least one eight-bit word further comprising at least an operation code and a subargument (Fig. 2). The operation code and subargument comprise, respectively, either a start-of-message character or a start-of-reply character and either a device destination address or the device's source addresse (Fig. 3). Further, an error detection device is provided comprising an even parity bit. Moreover, there is provided an optimized method of bus contention comprising monitoring the bus (230) for an idle or busy bus condition and either attempting an asynchronous bus access if the bus is idle or synchronously attempting a prioritized retry after a busy bus condition is sensed, after a bus access collision is sensed, and upon initial power-up, synchronized to the current message completion. The prioritization comprises a constant time delay plus a bit-time delay proportional to an accessing device's address identification (Fig. 5). Finally, there is provided an optimized method of inter-device (120, 140, 150, 180, 190, 200) message addressing and handshaking in a multi-access, bussed system, each device having a source and destination address, comprising addressing a message to a destination address and awaiting the addressed destination device to acknowledge by echoing its corresponding source address and also monitoring the bus (230) for an announcement of a source addressed event and performing a function accordingly.

Patent Agency Ranking