IDENTIFICATION D'UN CIRCUIT INTEGRE A PARTIR DE SES PARAMETRES PHYSIQUES DE FABRICATION
    11.
    发明申请
    IDENTIFICATION D'UN CIRCUIT INTEGRE A PARTIR DE SES PARAMETRES PHYSIQUES DE FABRICATION 审中-公开
    从其物理制造参数识别集成电路

    公开(公告)号:WO2002082448A1

    公开(公告)日:2002-10-17

    申请号:PCT/FR2002/001192

    申请日:2002-04-04

    CPC classification number: G11C5/00 G11C8/20 H03K5/15066 H03K5/19

    Abstract: L'invention concerne un procédé et un circuit (1) d'identification de type réseau de paramètres physiques contenus dans une puce de circuit intégré, comportant une unique borne (2) d'entrée d'application d'un signal (E) de déclenchement d'une identification, des bornes (3 1 , 3 2 , ..., 3 i-1 , 3 i , ..., 3 n-1 , 3 n ) de sortie propres à délivrer un code binaire (B 1 , B 2 , ..., B i-1 , B i , ..., B n-1 , B n ) d'identification, des premiers chemins électriques (P 1 , P 2 , ..., P i , ..., P n ) relaint individuellement ladite borne d'entrée à chaque borne de sortie, et des moyens (4, 5 1 , 5 2 , ..., 5 i , ..., 5 n ) de prise en compte simultanée des états binaires présents en sortie des chemins électriques, chaque chemin apportant un retard sensible aux dispertions technologiques et/ou de procédé de fabrication du circuit intégré.

    Abstract translation: 本发明涉及包含在集成电路芯片中的网络类型参数的识别方法和电路(1),包括用于施加触发识别的信号(E)的单个输入端(2),输出端(31,32) (B1,B2,Bi-1,Bi,...,Bn-1,Bn)的第一电路(P1,P2,..., Pi,Pn),将所述输入端子分别连接到每个输出端子,以及用于同时对存在于电路径的输出中的二进制状态进行积分的装置(4,51,52,5i,5n),每个路径输入延迟 对技术分散和/或集成电路制造方法敏感。

    CELLULE MEMOIRE A PROGRAMMATION UNIQUE
    13.
    发明申请
    CELLULE MEMOIRE A PROGRAMMATION UNIQUE 审中-公开
    一次性可编程存储器单元

    公开(公告)号:WO2003069631A2

    公开(公告)日:2003-08-21

    申请号:PCT/FR2003/000447

    申请日:2003-02-11

    CPC classification number: G11C17/14 G11C16/22

    Abstract: L'invention concerne une cellule mémoire d'une valeur binaire, comportant deux branches parallèles comprenant chacune au moins une résistance de programmation (Rpl, Rp2) en silicium polycristallin connectée entre une première borne (1) d'alimentation et un point ou borne de lecture différentielle (4, 6) de l'état de la cellule, et au moins un premier interrupteur (MNP1, MNP2) reliant, lors d'une programmation, une desdites bornes de lecture à une deuxième borne (2) d'alimentation.

    Abstract translation: 本发明涉及具有由两个平行分支组成的二进制值的存储单元。 每个所述分支包括:至少一个多晶硅编程电阻器(Rpl,Rp2),其连接在第一电源端子(1)和用于存储器单元状态的差分读取(4,6)的点或端子之间; 以及至少一个第一开关(MNP1,MNP2),其在编程期间将所述读取端子中的一个连接到第二供电端子(2)。

    PROTOCOLE D'AUTHENTIFICATION A VERIFICATION D'INTEGRITE DE MEMOIRE
    14.
    发明申请
    PROTOCOLE D'AUTHENTIFICATION A VERIFICATION D'INTEGRITE DE MEMOIRE 审中-公开
    具有存储器完整性验证的认证协议

    公开(公告)号:WO2003023725A1

    公开(公告)日:2003-03-20

    申请号:PCT/FR2002/003081

    申请日:2002-09-10

    Abstract: L'invention concerne un procédé de fourniture d'une quantité privée (s) dans un circuit intégré participant à une procédure d'authentification au moyen d'un dispositif externe tenant compte de cette quantité privée, ladite quantité privée étant fonction d'une signature (SIGN) d'au moins une mémoire (4, 10, 11, 12) associée au circuit intégré pour vérifier l'intégrité de cette mémoire.

    Abstract translation: 本发明涉及一种通过考虑所述私人数量的外部设备在涉及认证过程的集成电路中提供私人数量的方法。 为了验证所述存储元件的完整性,专用量是与集成电路相关联的至少一个存储元件(4,10,11,12)的签名(SIGN)的函数。

    STOCKAGE D'UN CODE BINAIRE IMMUABLE DANS UN CIRCUIT INTEGRE
    15.
    发明申请
    STOCKAGE D'UN CODE BINAIRE IMMUABLE DANS UN CIRCUIT INTEGRE 审中-公开
    在集成电路中存储不同的二进制代码

    公开(公告)号:WO2002082449A1

    公开(公告)日:2002-10-17

    申请号:PCT/FR2002/001193

    申请日:2002-04-04

    CPC classification number: G11C5/00 G11C8/20 H03K5/15 H03K5/15066

    Abstract: L'invention concerne un circuit (1) de stockage d'un code binaire (B 1 , B 2 , ..., B i-1 , B i , ..., B n-1 , B n ) dans une puce de circuit intégré, comportant une borne (2) d'entrée d'application d0un signal (E) de déclenchement d'une lecture du code, des bornes (3 1 , 3 2 , ..., 3 i-1 , 3 i , ..., 3 n-1 , 3 n ) de sortie propres à délivrer lidit code binaire, des premiers chemins électriques (P 1 , P 2 , ..., P i , ..., P n ) reliant individuellement ladite borne d'entrée à chaque borne de sortie, chaque chemin apportant un retard fixé à la fabrication du circuit intégré, et des moyens (4, 5 1 , 5 2 , ..., 5 i , ..., 5 n ) de prise en compte simultanée des états binaires présents en sortie des chemins électriques.

    Abstract translation: 本发明涉及一种用于在集成电路芯片中存储二进制码(B1,B2,Bi-1,Bi,Bn-1,Bn)的电路(1),包括输入端(2)施加信号(E )触发读取代码,用于传送所述二进制代码的输出端子(31,32,,3i-1,3i,... 3n-1,3n),分别连接的第一电路(P1,P2,,Pi,Pn) 所述输入端子连接到每个输出端子,每个路径在集成电路的制造中输入固定的延迟;以及同时对存在于电路径的输出中的二进制状态进行积分的装置(4,51,52,5i,...)。

    VERROUILLAGE D'UN CIRCUIT INTEGRE
    17.
    发明申请
    VERROUILLAGE D'UN CIRCUIT INTEGRE 审中-公开
    用于锁定集成电路的方法

    公开(公告)号:WO2006035185A1

    公开(公告)日:2006-04-06

    申请号:PCT/FR2005/050787

    申请日:2005-09-27

    Abstract: Abrégé Descriptif L'invention concerne la protection d'un circuit intégré en conditionnant le démarrage de tout ou partie du circuit à la présence d'une clé (KEY), enregistrée de façon non volatile dans le circuit postérieurement à sa fabrication et dépendant d'au moins un premier paramètre (A, ID) présent de façon non volatile dans le circuit à l'issue de sa fabrication.

    Abstract translation: 本发明涉及一种用于保护集成电路的方法。 根据所述方法,电路的全部或部分的启动是在存在按照非线性方式记录在电路中的密钥(KEY)之后确定的,在其生产之后,并且依赖于 至少一个第一参数(A,ID),其在生产后在电路中以非易失性方式存在。

Patent Agency Ranking