公开(公告)号：CN103778099B

公开(公告)日：2018-05-15

申请号：CN201310487396.2

申请日：2013-10-17

Applicant: 瑞萨电子株式会社

Inventor： 伊藤雅之 ,  杉本英树

IPC: G06F15/167

CPC classification number: G11C7/1036 ,  G06F9/45558 ,  G06F12/14 ,  G06F13/1663 ,  G06F13/1694 ,  G06F13/385 ,  G06F2009/45583 ,  G06F2212/1052 ,  Y02D10/14 ,  Y02D10/151

Abstract: 本发明公开了一种信息处理设备。根据实施例，信息处理设备包括：多个核；共享资源，该共享资源能够被多个核共享；以及本地寄存器，该本地寄存器存储多个核特有的配置信息。独立于多个核来设置共享资源。本地寄存器被提供给相应的核。这使其能够提供信息处理设备，即使当组成多核系统的核的数目增加时该信息处理设备也能够抑制硬件资源的增加。

公开(公告)号：CN105185339B

公开(公告)日：2017-12-29

申请号：CN201510647045.2

申请日：2015-10-08

Applicant: 京东方科技集团股份有限公司 ,  北京京东方显示技术有限公司

Inventor： 王峥

IPC: G09G3/36 ,  G11C19/28

CPC classification number: G09G3/3685 ,  G09G3/3677 ,  G09G2310/0283 ,  G09G2310/0286 ,  G11C7/1036 ,  G11C7/20 ,  G11C19/28 ,  G11C19/30 ,  G11C29/022 ,  G11C29/86

Abstract: 一种移位寄存器单元、包括多级移位寄存器单元的栅线驱动装置以及用于该移位寄存器单元的驱动方法，其中该移位寄存器单元，包括：输入模块，连接在输入端和上拉节点之间，对上拉节点进行充电；输出模块，连接在上拉节点、第一时钟信号端和输出端之间，被配置将第一时钟信号端接入的第一时钟信号输出到输出端；上拉节点复位模块，连接在复位端、下拉节点和上拉节点之间，被配置为对上拉节点进行复位；输出复位模块，连接在第二时钟信号端、下拉节点和输出端之间，被配置为对输出端进行复位。根据本公开的移位寄存器单元、栅线驱动装置和用于该移位寄存器单元的驱动方法，可以减小GOA整体结构的尺寸，降低功耗，并且减少信号的延迟，改善信号波形，同时提高GOA电路整体的可靠性。

公开(公告)号：CN105684087B

公开(公告)日：2017-08-29

申请号：CN201480059305.8

申请日：2014-08-28

Applicant: 美光科技公司

Inventor： 蒂莫西·B·考尔斯 ,  史帝芬·M·包德利

IPC: G11C7/10 ,  G11C7/06

CPC classification number: G11C7/065 ,  G11C5/06 ,  G11C7/06 ,  G11C7/08 ,  G11C7/1006 ,  G11C7/1036 ,  G11C7/22 ,  G11C8/10 ,  G11C11/4091 ,  G11C19/00 ,  G11C2207/002 ,  G11C2207/005

Abstract: 本发明包含与数据移位相关的设备及方法。实例设备包括：第一存储器单元，其耦合到阵列的第一感测线；第一隔离装置，其位于所述第一存储器单元与对应于所述第一存储器单元的第一感测电路之间；及第二隔离装置，其位于所述第一存储器单元与对应于第二感测线的第二感测电路之间。所述第一隔离装置及所述第二隔离装置经操作以在所述阵列中使数据移位而未经由所述阵列的输入/输出线转移所述数据。

公开(公告)号：CN106205661A

公开(公告)日：2016-12-07

申请号：CN201510760584.7

申请日：2015-11-09

Applicant: 爱思开海力士有限公司

Inventor： 赵庆来

IPC: G11C7/10 ,  G06F7/58

CPC classification number: G06F17/30076 ,  G06F17/30598 ,  G11C7/1036 ,  G06F7/584

Abstract: 本发明涉及用于实现多维光电路交换结构的方法和装置。本发明公开一种数据处理电路，其包括：适用于分别并行地将多个输入位组转化为多个输出位组的多个转化块，其中，每个转化块通过使用随机模式将相应的输入位组转化为相应的输出位组。

公开(公告)号：CN103003882B

公开(公告)日：2016-10-05

申请号：CN201180035143.0

申请日：2011-05-31

Applicant: 阿尔特拉公司

Inventor： R·芬格

IPC: G11C7/10 ,  G11C7/22 ,  H03K19/173

CPC classification number: G11C7/222 ,  G11C7/1036 ,  G11C7/1078 ,  G11C7/1093

Abstract: 一种装置包括耦合到电子设备的接口电路。接口电路使用选通信号来提供与电子设备的源同步通信。接口电路被配置成门控选通信号以便与电子设备成功通信。

公开(公告)号：CN105247477A

公开(公告)日：2016-01-13

申请号：CN201480030741.2

申请日：2014-06-26

Applicant: 英特尔公司

Inventor： G·欣顿 ,  B·托尔 ,  R·辛加尔

IPC: G06F9/30

CPC classification number: G11C7/1036 ,  G06F9/30043 ,  G06F9/30109 ,  G06F9/30163

Abstract: 处理器包括N位寄存器和接收多寄存器存储器访问指令的解码单元。多寄存器存储器访问指令指示存储器单元和寄存器。处理器包括与解码单元和与N位寄存器耦合的存储器访问单元。存储器访问单元响应于多寄存器存储器访问指令而执行多寄存器存储器访问操作。操作涉及在包括所指示的寄存器的N位寄存器的每一个中的N位数据。操作也涉及对应于所指示的存储器单元的存储器的MxN位线的不同的对应N位部分。在多寄存器存储器访问操作中涉及的N位寄存器中的N位数据的位的总数等于存储器的线的MxN位的至少一半。

公开(公告)号：CN103811049A

公开(公告)日：2014-05-21

申请号：CN201310556757.4

申请日：2013-11-11

Applicant: 富士通半导体股份有限公司

Inventor： 池田绅一郎 ,  小岛和美 ,  佐野弘幸

IPC: G11C11/4093

CPC classification number: G11C7/103 ,  G11C7/1036 ,  G11C2207/107

Abstract: 本发明提供了一种并串转换电路、接口电路和控制装置，其中该并串转换电路（310）包括调整电路（410），该调整电路接收具有多个位（D0至D3）的并行输入信号（IDQ0[0:3]）并且生成并输出具有多个位（DD0至DD3）的并行输出信号（DDQ0[0:3]）。耦合到调整电路（410）的转换电路（420）基于参考时钟信号（CK1）生成相对于参考时钟信号（CK1）具有相互不同的相位的多个时钟信号（CK2a，CK2b），并且根据所生成的多个时钟信号（CK2a，CK2b）串行地选择并行输出信号（DDQ0[0:3]）的多个位（DD0至DD3）以将并行输出信号（DDQ0[0:3]）转换成串行的1位输出信号（DQ0）。调整电路（410）以参考时钟信号（CK1）的一个周期的一半为时间单位调整并行输出信号（DDQ0[0:3]）的多个位（DD0至DD3）中的每个位的输出定时。

公开(公告)号：CN102782760A

公开(公告)日：2012-11-14

申请号：CN201080037671.5

申请日：2010-06-15

Applicant: 桑迪士克科技股份有限公司

Inventor： H.奇布冯戈兹 ,  堺学 ,  龟井辉彦

IPC: G11C7/10 ,  G11C11/56

CPC classification number: G11C11/5642 ,  G11C7/103 ,  G11C7/1036 ,  G11C19/00

Abstract: 使用存储器单元的阵列的选择电路来保持存储器单元的读数据或写数据。在第一组实施例中，具有阵列的列的阶的移位寄存器串具有以环形式布置的列。例如，随着指针在第一方向上跨越阵列而移动，可以访问每隔一个列或列组，且随着指针在另一方向上往回移动，访问另一半的列。另一组实施例将这些列划分为两个组，且使用一对交织指针，以一半的速度为时钟，一个用于每组列。为了控制该两组的访问，每组被连接到对应的中间数据总线。然后，该中间数据总线被附接到组合的数据总线，以全速为时钟。

公开(公告)号：CN1292753A

公开(公告)日：2001-04-25

申请号：CN99803897.0

申请日：1999-02-10

Applicant: 莱克斯马克国际公司

Inventor： 布鲁斯·D·吉布森 ,  乔治·K·帕雷什

IPC: B41J29/38 ,  B41J29/393 ,  H01L27/108 ,  H01L29/76 ,  H01L29/94 ,  H01L31/119

CPC classification number: B41J2/17546 ,  B41J2/04541 ,  B41J2/04563 ,  B41J2/0458 ,  B41J2/17526 ,  B41J25/34 ,  B41J2202/17 ,  G11C7/1036 ,  G11C8/10

Abstract: 一种用于向喷墨打印机的电子设备提供打印头识别信息的喷墨打印头识别系统,包括一个或多个集成在打印头芯片上的并行负载、串行输出、动态的移位寄存器,该芯片具有多条将打印机电子设备与打印头电子设备互连的地址线。每个移位寄存器的存储器输入端与存储器矩阵电连接,存储器矩阵根据从打印机电子设备接收解码信号功能,向移位寄存器提供信息的数字比特。在一种优选实施方式中,两条地址线为每个寄存器提供顺序的序列时钟信号,以便将从移位寄存器的相应的存储器矩阵接收到的信息比特串行地移位到输出线,打印机电子设备由此读取打印头识别信息。本发明的实施方式可以采用任意多个移位寄存器和存储器矩阵,而与可用地址线数无关。

公开(公告)号：CN108885600B

公开(公告)日：2022-09-09

申请号：CN201780017504.6

申请日：2017-03-10

Applicant: 美光科技公司

Inventor： J·J·威尔科克 ,  P·V·莱亚 ,  A·科尔日

IPC: G06F13/40 ,  G06T15/50

CPC classification number: G06F3/0638 ,  G06F3/0604 ,  G06F3/0647 ,  G06F3/0656 ,  G06F3/0673 ,  G06T1/0007 ,  G06T1/60 ,  G11C7/1006 ,  G11C7/1036 ,  G11C11/4091 ,  G11C11/4096 ,  G11C2207/005 ,  G11C2207/102 ,  G11C2207/104 ,  H04N19/186

Abstract: 本发明包含使用经压缩与经解压缩数据进行操作的设备与方法。一种实例方法包含：将经压缩数据接收到存储器中处理PIM装置；及在所述PIM装置上解压缩所述经压缩数据。