公开(公告)号：CN101494626A

公开(公告)日：2009-07-29

申请号：CN200910009920.9

申请日：2009-01-22

Applicant: 艾格瑞系统有限公司

Inventor： K·K·福特兹帕迪克 ,  E·F·哈拉特什

IPC: H04L25/03 ,  H04L1/00

CPC classification number: G11B5/09 ,  H03M13/3905 ,  H03M13/395 ,  H03M13/6343 ,  H03M13/6502 ,  H04L1/0055 ,  H04L1/0066

Abstract: 本发明提供了用于高速、低功率、高性能通道检测的方法和装置。提供了一种软输出通道检测器，其工作在1/N速率并且每一1/N速率时钟周期检测N个比特。所述通道检测器包括并行工作的多个(D个)MAP检测器，其中每个所述MAP检测器每一1/N速率时钟周期产生N/D个对数似然比的值，并且其中所述多个MAP检测器中的至少一个MAP检测器约束所述比特中的每一个。所述对数似然比的值可合并形成输出序列。还提供了单个MAP检测器，其包括前向检测器，用于计算前向状态度量；后向检测器，用于计算后向状态度量；以及当前分支检测器，用于计算当前分支度量，其中所述前向检测器、所述后向检测器和所述当前分支检测器中的至少两个采用不同的格栅结构。

公开(公告)号：CN100502246C

公开(公告)日：2009-06-17

申请号：CN200380100174.5

申请日：2003-10-08

Applicant: 索尼株式会社

Inventor： 横川峰志 ,  官内俊之 ,  饭田康博 ,  山本耕平 ,  服部雅之

IPC: H03M13/29 ,  H03M13/27 ,  H03M13/25

CPC classification number: H04L1/006 ,  H03M13/25 ,  H03M13/258 ,  H03M13/27 ,  H03M13/29 ,  H03M13/2972 ,  H04L1/0055 ,  H04L1/0065 ,  H04L1/0071

Abstract: 本发明可应用于有关串行连接编码和串行连接编码调制的处理。在作为内部编码的第二编码过程(107)中，输出脉冲响应有限的未通过编码或通过编码获得的序列和输出脉冲响应无限的通过编码获得的序列。在第二编码处理(107)之前的再排列(106)中，使这种序列不相混合。

公开(公告)号：CN1333541C

公开(公告)日：2007-08-22

申请号：CN02805983.2

申请日：2002-01-23

Applicant: 高通股份有限公司

Inventor： F·凌 ,  N·T·辛德哈萨雅纳 ,  J·R·沃尔顿 ,  M·沃莱斯 ,  I·费尔男德斯

IPC: H04L1/00 ,  H04L27/26

CPC classification number: H04B7/0417 ,  H04B7/0632 ,  H04L1/0009 ,  H04L1/0041 ,  H04L1/005 ,  H04L1/0055 ,  H04L1/0066 ,  H04L1/0068 ,  H04L1/0071 ,  H04L5/0023 ,  H04L5/0046 ,  H04L5/0048 ,  H04L5/006 ,  H04L25/03171 ,  H04L27/3488

Abstract: 通信系统(如，OFDM)的编码技术，系统能够根据信道所达到的SNR以不同的信息比特速率在许多传输信道上发射数据。基码与公共的或可变的截短方式一起使用，以实现传输信道所需的不同编码率。已编码比特可以在截短前被交织(即，为了抵抗衰落并且去除每个调制码元内已编码比特间的相关)。未被截短的已编码比特被分组成为非二进制码元(如，用格雷映射)。调制码元可以在传输前被预处理。

公开(公告)号：CN1981471A

公开(公告)日：2007-06-13

申请号：CN200580022729.8

申请日：2005-05-05

Applicant: 高通股份有限公司

Inventor： 维贾亚拉克施密·R·拉维德朗

IPC: H04L1/00 ,  H04N7/64 ,  H04N7/68

CPC classification number: H03M13/3916 ,  H03M13/2927 ,  H03M13/293 ,  H03M13/2936 ,  H03M13/2957 ,  H03M13/45 ,  H03M13/63 ,  H03M13/6312 ,  H03M13/6318 ,  H04L1/0045 ,  H04L1/0055 ,  H04L1/0057 ,  H04L1/0065 ,  H04L1/0066

Abstract: 一种用于纠错的方法，包括：接收比特流，所述比特流包括一个或更多比特；确定该比特流是否有一个或更多受损比特；确定一个或更多表示错误模式的假设；并且为每个假设指定概率，其中，基于一个或更多参考数据来确定该概率。

公开(公告)号：CN1968274A

公开(公告)日：2007-05-23

申请号：CN200610143151.8

申请日：2006-07-04

Applicant: 三星电子株式会社

Inventor： 赵贤相 ,  姜秉台 ,  朴润相 ,  宋凤基

IPC: H04L29/06 ,  H04L27/26 ,  H04L5/02

CPC classification number: H04L1/0075 ,  H04L1/0055 ,  H04L1/1812

Abstract: 本发明提供一种在通信系统中处理数据的调度方法。所述方法包括：执行下行链路MAP(DL－MAP)解码；通过DL－MAP解码生成配置表；以及根据所生成的配置表来处理在预定单元中的数据。

公开(公告)号：CN1656762A

公开(公告)日：2005-08-17

申请号：CN03812573.0

申请日：2003-04-09

Applicant: 汤姆森特许公司

Inventor： 何许源 ,  朴钟顺 ,  索尔·B·盖尔芬德 ,  伊冯蒂·马克曼

IPC: H04L27/01 ,  H04L27/06 ,  H04N7/66 ,  H04N11/24

CPC classification number: H04N21/4382 ,  H03M13/256 ,  H03M13/3746 ,  H03M13/6331 ,  H04L1/0055 ,  H04L1/006 ,  H04L1/208 ,  H04L25/03057 ,  H04L2025/03382 ,  H04L2025/0349 ,  H04L2025/037 ,  H04L2025/03732 ,  H04N5/211 ,  H04N5/4401

Abstract: 一种连接的均衡器/格子解码系统，用于处理高清晰度电视信号。将再编码的格子解码器输出(6)，而不是均衡器的输出(19)作为到判决反馈均衡器(4)的反馈滤波器(8)的输入。可以应用硬或软判决格子解码。为了解决与格子解码有关的等待时间以及十二个交织解码器的存在，通过在模块(1)中复制格子解码器和均衡器硬件来执行从格子解码器到均衡器的反馈，所述格子解码器和均衡器硬件可以根据需要级联任意多级以便实现复杂性及性能之间的所希望的平衡。本系统提供0.6－1.9分贝之间的改善。级联两个模块(1)通常足以实现大部分的潜在性能改善。

公开(公告)号：CN1643798A

公开(公告)日：2005-07-20

申请号：CN03806880.X

申请日：2003-03-20

Applicant: 西门子公司

Inventor： L·芬 ,  S·勒塞尔 ,  G·施泰布

IPC: H03M13/29 ,  H04L1/00

CPC classification number: H04L1/006 ,  H03M13/23 ,  H03M13/29 ,  H03M13/3905 ,  H03M13/3972 ,  H04L1/0054 ,  H04L1/0055

Abstract: MaxLogMAP算法解码借助于二进制卷积码加密的K位信息比特组成的数据序列的方法。在其第一计算行程中，在格构图中，沿正方向和沿反方向准确地计算量度值，然而从该格构图中，只有一个选出作为进一步的计算行程的支持位置，存储在存储器中。借助于该支持位置在进一步的计算行程中准确地计算位于第一计算行程的支持位置之间的量度值。构成软输出值用于解码，在n个行程以后准确地得出所有的所述软输出值。

公开(公告)号：CN1489829A

公开(公告)日：2004-04-14

申请号：CN02802978.X

申请日：2002-09-03

Applicant: 索尼株式会社

Inventor： 铃木三博 ,  小林麻里

IPC: H03M13/35 ,  H04L1/00

CPC classification number: H04L1/0068 ,  H03M13/253 ,  H03M13/35 ,  H03M13/3905 ,  H03M13/6337 ,  H03M13/6362 ,  H04L1/0055 ,  H04L1/006 ,  H04L1/0066 ,  H04L1/0071

Abstract: 在此提供一种高性能解码处理，其使得设计的自由度大大增加。数据发送和接收系统的发送装置(10)包括转换器(110、111和112)、乘法器(120、121和122)、加法器(130和131)以及发送单元14。转换器(110、111和112)把信息位序列b(0)、b(1)和b(2)分别转换为编码序列x(0)、x(1)和x(2)。乘法器(120、121和122)分别把该编码序列x(0)、x(1)和x(2)乘以常数a(0)、a(1)和a(2)。加法器(130)把对于各个元素由乘法器(120、121)所产生的常数倍乘编码序列a(0)x(0)和a(1)x(1)相加。加法器(131)把由加法器(130)所产生的求和编码序列a(0)x(0)+a(1)x(1)与由乘法器(122)所产生的常数倍乘编码序列a(2)x(2)相加。发送单元14把由加法器(131)所产生的一个求和编码序列g发送到外部装置，作为发送信号g’。

公开(公告)号：CN1489294A

公开(公告)日：2004-04-14

申请号：CN03159729.7

申请日：2003-08-20

Applicant: 恩益禧电子股份有限公司

Inventor： 织尾正雄

IPC: H03M13/39 ,  H03M13/41

CPC classification number: H04L1/005 ,  G11B20/18 ,  H03M13/2957 ,  H03M13/3723 ,  H03M13/3905 ,  H03M13/3972 ,  H03M13/658 ,  H04L1/0054 ,  H04L1/0055 ,  H04L1/006 ,  H04L1/0066

Abstract: 一种译码方法被提供，该方法能够用简单的结构和较短的时间实现误差校正码的译码。在用于执行由正向处理、逆向处理和外来信息值处理组成的迭代译码的误差校正码的译码方法中，在逆向处理中，在执行上次迭代译码时获得的窗口边界中的第二路径量度值被作为在执行本次迭代译码时要获得的窗口边界中的第二路径量度值的初始值。

公开(公告)号：CN1334991A

公开(公告)日：2002-02-06

申请号：CN99816223.X

申请日：1999-03-01

Applicant: 富士通株式会社

Inventor： 矢野哲也 ,  大渕一央 ,  川端和生

IPC: H03M13/23 ,  H03M13/27

CPC classification number: H04L1/0051 ,  H03M13/29 ,  H03M13/2957 ,  H03M13/2975 ,  H03M13/2978 ,  H03M13/2984 ,  H04L1/0055

Abstract: 在重复进行解码的同时进行检测加速解码结果中的错误。如果检测到没有错误,则输出解码结果,即使解码操作在重复进行中,进而不再继续解码。再有,监视已进行设定次数解码时在解码结果中检测到错误的次数,如果检测到错误的次数等于或小于一设定值,则再次执行解码操作。再有,由构成加速解码器的第一和第二初级解码器输出的第一和第二解码结果之一被选作为适当的结果并被输出。