-
公开(公告)号：KR1019980037108A
公开(公告)日：1998-08-05
申请号：KR1019960055809
申请日：1996-11-20
IPC: H04B1/44
Abstract: 1. 청구범위에 기재된 발명이 속한 기술분야
종속신호(TU)12 및 11이 혼재된 종속신호를 스위칭할 수 있는 전/후단 겸용 시간 스위칭장치
2. 발명이 해결하려고 하는 기술적 과제
TU12 단위의 시간 스위치 기능에 TU11 단위의 시간 스위치 기능을 부가하고 칩 제작시에 배선과 배치를 용이하도록 함.
3. 발명의 해결방법의 요지
시스템 클럭에 따라 입력 스트림의 위상을 맞추고 전송 에러를 검증하는 입력단 스위칭 수단; 하나의 버스당 두 개의 메모리가 존재하여 상기 입력단 스위칭 수단에서 출력된 데이타를 저장하는 다수의 동기 저장수단; 동기 저장수단의 출력을 다중화하는 다중화수단; 상기 다중화수단에서 출력된 데이타에 대해 BIP를 계산하여 삽입하는 출력단 스위칭수단; 각종 타이밍 신호를 출력하는 타이밍 생성수단; 및 CPU와 접속되는 수단을 구비함.
4. 발명의 중요한 용도
전송장치의 시간스위치에 이용됨.-
公开(公告)号：KR100126843B1
公开(公告)日：1998-04-01
申请号：KR1019940035059
申请日：1994-12-19
IPC: H04L12/26
Abstract: The present invention provides a synchronous digital hierarchy (SDH) digital cross connect (DXC) VC path monitor that can extract performance information of a corresponding path on the basis of a direct access function as to a partial path overhead of a signal distributed in the SDH DXC system by using the distribution function and perform selectively a monitoring of a path allotted for a corresponding signal by using a direct generation of a test signal and test signal reception function. This invention includes a photoelectric converting part (106); a high-speed inverse multiplexing block (100); an administrate unit (AU) pointer interpreting & aligning function block (300); a higher order pseudo container path monitoring part (200); a high-speed switch function block (600); a high order unequipped generator function block (105); a high-speed multiplexing function block (101); an electrophotic converting part (107); a low-speed inverse multiplexing function block (102); a tributary unit (TU) pointer interpreting & aligning function block (400); a path monitoring function block (500); a low-speed switch function block (104); a low-speed multiplexing function block (103); and a test access function block (800).
Abstract translation: 本发明提供了一种同步数字层级（SDH）数字交叉连接（DXC）VC路径监视器，其可以基于分配在SDH中的信号的部分路径开销的直接访问功能来提取相应路径的性能信息 DXC系统，通过使用分配功能并且通过使用直接生成测试信号和测试信号接收功能来选择性地监视为相应信号分配的路径。 本发明包括光电转换部分（106）; 高速逆多路复用块（100）; 管理单元（AU）指针解释和对准功能块（300）; 高级伪容器路径监视部分（200）; 高速开关功能块（600）; 高阶无装配发电机功能块（105）; 高速复用功能块（101）; 电泳转换部（107）; 低速逆多路复用功能块（102）; 辅助单元（TU）指针解释和调整功能块（400）; 路径监视功能块（500）; 低速开关功能块（104）; 低速复用功能块（103）; 和测试访问功能块（800）。
-
公开(公告)号：KR1019970056429A
公开(公告)日：1997-07-31
申请号：KR1019950055905
申请日：1995-12-23
IPC: H04L12/28
Abstract: 본 발명은 저속 스위칭을 위한 티유(TU) 신호의 프레임 정렬기에 관한 것으로, 외부로부터의수신 VC3 데이타를 처리하거나 수신되는 클럭에서 소요되는 수신 클럭을 추출하는 클럭생성 및 채널 선택수단(100); 상기 클럭생성 및 채널 선택수단(100)에 연결되어 VC3 오버헤드 9바이트를 검출 및 처리하는 VC3 POLL 검출 및 처리수단(200); 상기 VC3 POH 검출 및 처리수단(200)에 연결되어 TU12프레임 21개 채널을 새로운 기준 클럭에 따라 재정렬하는 TU 프레임 정렬수단(300); 상기 TU 프레임 정렬수단(300)에 연결되면 시스템 클럭에 동기되어 3개의 데이타를 다중화하여 TU12 데이타 및 클럭을 출력하는 데이타 다중수단(400); 상기 TU 프레임 정렬수단(300)에 연결된 V5의 데이타를 감시 및 처리하는 LPOM 수단(800); 외부로부터 21개의 TU신호를 감시하여 신호가 존재하지 않을 시 해당되는 채널에 준비되지 않았음(UNEQUIPPED)신호의 삽입을 하는 데이타 선택 및 TU 신호 감시수단(700)에 연결되어 VC3(Virtual Container)오버헤드의 삽입 및 처리를 하는 VC3 POH 삽입수단 (600); 상기 VC3 POH 삽입수단(600)에 연결되어 송신부의 소요 클럭 및 상위 모둘과 인터페이스를 위한 클럭 생성 및 채널 송신수단(500)을 구비하는 것을 특징으로 한다.
-
公开(公告)号：KR1019970056282A
公开(公告)日：1997-07-31
申请号：KR1019950053977
申请日：1995-12-22
Inventor： 고제수
Abstract: 본 발명은 동기식 전송시스템에서 입력되는 STM-N 신호내에 포함된 AU 신호의 상태를 검출하여 신호형태(AU3, AU4, AU4-Nc)를 자동으로 판단하여 처리하는 AU 신호상태검출 및 형태판단기에 관한 것으로, 3개의 AU 또는 1개의 AU4를 포함한 AUG 신호를 받아 AU 포인터워드(PW)를 추출하여 4가지상태(AIS 및 LOP 상태, CONE 상태, NORM 상태)를 각각 검출하는 상태 검출부와 상태 결정부를 내장하는 제1 내지 제4 AUG 신호 처리 수단; 상기 제1 및 제4 AUG 신호 처리 수단으로부터의 상태결정 신호(S1, S2, S3, S4)를 받아 최종 상태 결저 신호를 출력하는 최종 상태 결정 수단으로 구성되되, 상기 제1 내지 제4 AUG 신호 처리수단은, AU 신호를 입력받아 포인트 워드를 추출하고 각각의 상태를 검출하여 출력하는 제1 내지 제3 상태 검출부과, 상기 제1 내지 제3 상태 검출부로부터의 검출된 신호로부터 입력받은 신호에 따라 상태를 결정하여 출력하는 상태 결정부를 구비하는 것을 특징으로 한다.
-
公开(公告)号：KR1019970056246A
公开(公告)日：1997-07-31
申请号：KR1019950056848
申请日：1995-12-26
IPC: H04L12/26
Abstract: 본 발명은 다단 광대역 스위치등과 같은, 다수의 특정용도집적회로(ASIC)를 구비한 장치에서의 ASIC간 장애 위치 탐색회로에 관한 것으로, BIP 회로를 이용함과 동시에, 패리티 바이트의 삽입을 위한 저장영역으로 SDH의 오버헤드 바이트중 하나인 B1바이트를 사용하며, 장애의 위치와 원인을 용이하게 파악할 수 있도록 하며, 감시하고자 하는 HBUS내 사용하지 않는 데이타의 일부를 이용하므로써, 장애 위치 탐색을 위한 별도의 데이타를 형성하기 위해 추가회로가 필요로 하지 않고, HBUS당 1바이트를 이용하므로 리던던시가 적을 뿐만 아니라, 장애위치 탐색에 이용되는 부가회로 자체도 간단한 회로로서 구현된다는 잇점이 있다.
-
Patent Agency Ranking
-
公开(公告)号：KR1019960027846A
公开(公告)日：1996-07-22
申请号：KR1019940034029
申请日：1994-12-13
IPC: H04L25/08
Abstract: 본 발명은 동기식 다중장치의 AU 포인터 조정지터 감소장치에 관한 것으로, 특히 외부로부터 AU3 갭드분주클럭(6.480MHz)을 입력받아 읽기 어드레스를 발생하는 제1어드레스 발생수단(1); 외부로부터 BLC(Bit Leaking Control) 클럭(51.840MHz)과 정/부 스터핑정보 및 프레임클럭을 입력받아 VC3 갭드클럭(50.112MHz)을 출력하는, 비트리킹 처리수단(3); 상기 비트리킹 처리수단(3)으로부터 출력되는 VC3 갭드클럭을 8분주하여 VC3 갭드 분주클럭(6.264MHz)을 출력하는 분주수단(5) ; 상기 분주수단(5)으로부터 VC3 갭드 분주클럭(6.264MHz)을 입력받아 쓰기 어드레스를 발생하는 제2어드레스발생수단(4) ; 및 상기 제1, 제2어드레스 발생수단(1,4)에서 발생되는 어드레스에 따라 외부로부터 입력되는 AU3 수신데이터를 저장하거나 저장되어 있는 VC3 데이터를 출력하는 탄성버퍼수단(2)을 구비하여 AU3 신호를 VC3 신호로 역사상할때 나타나는 바이트성분의 포인터 조정지터를 감소시킬 수 있다.
-
公开(公告)号：KR1019960027700A
公开(公告)日：1996-07-22
申请号：KR1019940035059
申请日：1994-12-19
IPC: H04L12/26
Abstract: 본 발명은 SDH(Synchronous Digital Hierarchy) 기본 DXC(Digital Cross Connect) 시스팀에서 분배기능을 이용하여 시스팀 내부에서 분배되는 신호의 일부 경로 오버 헤드에 대한 직접 액세스 기능을 바탕으로 해당 경로의 성능 정보를 추출하거나 시스팀에 실장되어 있는 시험 액세스 기능 블럭을 이용하여 시험 신호의 직접 발생 및 시험 신호 수신 기능을 이용하여 해당 신호를 위해 할당된 경로의 성능 감시를 선택적으로 수행할 수 있도록 한 SDH DXC용 VC 경로 감시기에 관한 것으로, 기존의 비동기식 다중 장치 및 분배 시스팀에서는 PDH(Plesionchronous Digital Hierarchy) 기본 신호들 간의 다중체계 및 각 신호들에 할당된 오버 헤드의 부족으로 인해 각 경로별 전송 성능 감시 기능을 SDH의 기본적인 신호 다중 체계의 특성과 각 신호에 대한 유지 보수용 오버 헤드의 할당, 그리고 포인터 프로세싱을 바탕으로 하는 저속 신호와 고속신호 상호간의 가시성을 바탕으로 하여 SDH DXC에 수용되어 분배 서비스를 제공받는 AU(Administrate Unit) 및TU(Tributary Unit) 신호들의 경로상태에 대해 분배 기능 수행 이전 상태와 분배 기능 완료 후에 각각 개별적으로 제공할수 있도록 함으로서 SDH DXC에서의 VC들에 대한 경로 감시를 효율적으로 할 수 있는 효과가 있다.
-
公开(公告)号：KR1019960025099A
公开(公告)日：1996-07-20
申请号：KR1019940035771
申请日：1994-12-21
IPC: G06F15/00
Abstract: 본 발명은, 192×192 스위치를 192×1 단위 스위치 32개 모듈과 6×1 단위스위치 32개 모듈을 통해 구성상 6배의게이트 감소효과를 가지도록 한 192×192 스위치 회로를 제공하는데 그 목적이 있으며, 상기 목적을 달성하기 위하여본 발명은, 입력데이타(IN1∼IN192)를 입력받아 제어신호에 따라 1개를 선택하여 출력하는 192×1 단위 스위치와, 외부의 선택 타이밍신호(SEL1∼SEL3)을 입력받아 상기 192×1 단위스위치가 192×6 단위스위치 기능을 하도록 제어하는 6×1 단위스위치와, 상기 6×1 단위스위치와 결합하여 선택 타이밍신호(SEL1∼SEL3)의 타이밍 제어에 따라 192×1 단위스위치의 입력 데이타 중 하나를 출력시키기 위한 연결 매트릭스(Connection Matrix)를 구비한 단위 스위치 모듈을 32개 포함하는 것을 특징으로 하여, 구성상 하드웨어를 단순화한 효과를 가진다.
-
-
-
-
-
-
-
-
-
Search Results
274
records
(took 0.059 seconds)
